KR980004028A - 수퍼스칼라 프로세서내의 파이프라인 명령 디스패치 유닛 - Google Patents

수퍼스칼라 프로세서내의 파이프라인 명령 디스패치 유닛 Download PDF

Info

Publication number
KR980004028A
KR980004028A KR1019970023946A KR19970023946A KR980004028A KR 980004028 A KR980004028 A KR 980004028A KR 1019970023946 A KR1019970023946 A KR 1019970023946A KR 19970023946 A KR19970023946 A KR 19970023946A KR 980004028 A KR980004028 A KR 980004028A
Authority
KR
South Korea
Prior art keywords
instructions
processor cycle
group
processing unit
logic circuit
Prior art date
Application number
KR1019970023946A
Other languages
English (en)
Other versions
KR100616722B1 (ko
Inventor
마크 트렘블레이
Original Assignee
올센 케니스
선 마이크로 시스템즈 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 올센 케니스, 선 마이크로 시스템즈 인코퍼레이티드 filed Critical 올센 케니스
Publication of KR980004028A publication Critical patent/KR980004028A/ko
Application granted granted Critical
Publication of KR100616722B1 publication Critical patent/KR100616722B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Complex Calculations (AREA)

Abstract

명령 디스패치 결정이 여러 프로세서 사이클에서 일어날 수 있는 파이프라인 명령 디스패치 또는 그룹화 회로로서, 한 실시예에서, 상기 그룹화 회로는 자원 할당 및 명령 그룹에서 데이터 종속 검사를 수행하고, 상기 검사는 상기 명령 그룹 및 선행하는 다수의 프로세서 사이클의 명령 그룹을 위한 해당 상태 벡터내부 명령의 발신지 및 목적지 레지스터의 표시를 포함하고 있다.

Description

수퍼스칼라 프로세서내의 파이프라인 명령 디스패치 유닛
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 전형적인 4-방향 수퍼스칼라 프로세서의 CPU(100)의 블록다이어그램.

Claims (9)

  1. 다수의 기능 유닛; 및 다수의 파이프라인 단계를 포함하고 있으며 각 프로세서 사이클에서 명령의 그룹을 수신하는 그룹화 로직 회로를 구비하고, 상기 각 각의 기능 유닛은 명령을 실행하기에 적합하며, 상기 그룹화 로직 회로는 상기 기능 유닛 중 하나에 의해 실행될 상기 명령 각 각과 디스패치하는 것을 특징으로 하는 중앙 처리 장치.
  2. 제1항에 있어서, 상기 그룹화 로직 회로는 상기 명령의 그룹간의 데이터 종속을 검사하여 상기 명령의 그룹이 동시에 디스패치할 수 있는지를 결정하는 것을 특징으로 하는 중앙 처리 장치.
  3. 제1항에 있어서, 상기 그룹화 로직 회로는 상기 명령의 그룹내부의 자원 경쟁을 검사하는 것을 특징으로 하는 중앙 처리 장치.
  4. 제1항에 있어서, 상기 그룹화 로직 회로는 한 프로세서 사이클에서 명령 그룹의 데이터 종속 및 앞의 프로세서 사이클에서 수신된 명령 그룹을 검사하는 것을 특징으로 하는 중앙 처리 장치.
  5. 제1항에 있어서, 상기 중앙 처리 장치의 상태는 레지스터내에서 표현되며, 상기 상태에 상기 명려의 그룹 내 명령들의 목적지 레지스터의 표시가 포함되어 있는 것을 특징으로 하는 중앙 처리 장치.
  6. 제1항에 있어서, 제1프로세서 사이클에서 수신된 명령의 그룹내의 모든 명령들은 상기 제1프로세서 사이클 다음의 프로세서 사이클에서 수신된 제2명령의 그룹의 어느 명령의 디스패치 전에 디스패치되는 것을 특징으로 하는 중앙 처리 장치.
  7. 제1항에 있어서, 상기 기능 유닛에는 모든 프로세서 사이클에서 명령을 수신할 수 있고 다음의 프로세서 사이클에서 상기 명령을 완성할 수 있는 파이프라인 기능 유닛이 포함되어 있는 것을 특징으로 하는 중앙 처리 장치.
  8. 제1항에 있어서, 상기 기능 유닛에는 상기 기능 유닛에서 실행된 명령을 완성하기 위해 여러 프로세서 사이클을 필요로 하는 기능 유닛이 포함되어 있는 것을 특징으로 하는 중앙 처리 장치.
  9. 제1항에 있어서, 상기 그룹화 로직 회로는 제1프로세서 사이클에 바로 선행하는 프로세서 사이클에서 수신된 명령어 그룹을 위해 유도된 상태 벡터의 수에 기초하여 상기 제1프로세서 사이클에서 수신된 명령의 그룹을 위해 유도된 상태 벡터를 유도하며, 상기 프로세서 사이클의 수는 상기 파이프라인 단계와 같은 것을 특징으로 하는 중앙 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970023946A 1996-06-11 1997-06-11 수퍼스칼라프로세서내의파이프라인명령디스패치유닛 KR100616722B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/662,582 US5958042A (en) 1996-06-11 1996-06-11 Grouping logic circuit in a pipelined superscalar processor
US08/662,582 1996-06-11

Publications (2)

Publication Number Publication Date
KR980004028A true KR980004028A (ko) 1998-03-30
KR100616722B1 KR100616722B1 (ko) 2006-12-07

Family

ID=24658307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023946A KR100616722B1 (ko) 1996-06-11 1997-06-11 수퍼스칼라프로세서내의파이프라인명령디스패치유닛

Country Status (5)

Country Link
US (3) US5958042A (ko)
EP (1) EP0813145B1 (ko)
JP (1) JP3851707B2 (ko)
KR (1) KR100616722B1 (ko)
DE (1) DE69734303D1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958042A (en) * 1996-06-11 1999-09-28 Sun Microsystems, Inc. Grouping logic circuit in a pipelined superscalar processor
USRE38599E1 (en) * 1996-06-11 2004-09-21 Sun Microsystems, Inc. Pipelined instruction dispatch unit in a superscalar processor
EP1050809A1 (en) * 1999-05-03 2000-11-08 STMicroelectronics SA Computer instruction dependency
US6618802B1 (en) * 1999-09-07 2003-09-09 Hewlett-Packard Company, L.P. Superscalar processing system and method for selectively stalling instructions within an issue group
US6651164B1 (en) * 1999-10-14 2003-11-18 Hewlett-Packard Development Company, L.P. System and method for detecting an erroneous data hazard between instructions of an instruction group and resulting from a compiler grouping error
US6895497B2 (en) * 2002-03-06 2005-05-17 Hewlett-Packard Development Company, L.P. Multidispatch CPU integrated circuit having virtualized and modular resources and adjustable dispatch priority
US7020765B2 (en) * 2002-09-27 2006-03-28 Lsi Logic Corporation Marking queue for simultaneous execution of instructions in code block specified by conditional execution instruction
US20040128485A1 (en) * 2002-12-27 2004-07-01 Nelson Scott R. Method for fusing instructions in a vector processor
US7191320B2 (en) * 2003-02-11 2007-03-13 Via Technologies, Inc. Apparatus and method for performing a detached load operation in a pipeline microprocessor
US7237094B2 (en) * 2004-10-14 2007-06-26 International Business Machines Corporation Instruction group formation and mechanism for SMT dispatch
US8327115B2 (en) 2006-04-12 2012-12-04 Soft Machines, Inc. Plural matrices of execution units for processing matrices of row dependent instructions in single clock cycle in super or separate mode
JP4957729B2 (ja) * 2007-01-25 2012-06-20 日本電気株式会社 プログラム並列化方法、プログラム並列化装置及びプログラム
KR101335001B1 (ko) * 2007-11-07 2013-12-02 삼성전자주식회사 프로세서 및 인스트럭션 스케줄링 방법
JP5436033B2 (ja) * 2009-05-08 2014-03-05 パナソニック株式会社 プロセッサ
CN108108188B (zh) 2011-03-25 2022-06-28 英特尔公司 用于通过使用由可分区引擎实例化的虚拟核来支持代码块执行的存储器片段
KR101996351B1 (ko) 2012-06-15 2019-07-05 인텔 코포레이션 통합된 구조를 갖는 동적 디스패치 윈도우를 가지는 가상 load store 큐
KR20170102576A (ko) 2012-06-15 2017-09-11 인텔 코포레이션 분산된 구조를 갖는 동적 디스패치 윈도우를 가지는 가상 load store 큐
EP2862069A4 (en) 2012-06-15 2016-12-28 Soft Machines Inc DEFINING INSTRUCTIONS TO REORDER AND OPTIMIZE LOADING AND STORAGE
TWI646422B (zh) 2012-06-15 2019-01-01 英特爾股份有限公司 在處理器中之免消歧義失序載入／儲存佇列方法、微處理器、和非暫態性電腦可讀取儲存媒體
WO2013188701A1 (en) 2012-06-15 2013-12-19 Soft Machines, Inc. A method and system for implementing recovery from speculative forwarding miss-predictions/errors resulting from load store reordering and optimization
WO2013188306A1 (en) 2012-06-15 2013-12-19 Soft Machines, Inc. Reordered speculative instruction sequences with a disambiguation-free out of order load store queue
EP2972836B1 (en) 2013-03-15 2022-11-09 Intel Corporation A method for emulating a guest centralized flag architecture by using a native distributed flag architecture
US10140138B2 (en) 2013-03-15 2018-11-27 Intel Corporation Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation
US9710278B2 (en) 2014-09-30 2017-07-18 International Business Machines Corporation Optimizing grouping of instructions
US9971601B2 (en) 2015-02-13 2018-05-15 International Business Machines Corporation Dynamic assignment across dispatch pipes of source ports to be used to obtain indication of physical registers
US9710281B2 (en) * 2015-07-30 2017-07-18 International Business Machines Corporation Register comparison for operand store compare (OSC) prediction
US10089114B2 (en) 2016-03-30 2018-10-02 Qualcomm Incorporated Multiple instruction issuance with parallel inter-group and intra-group picking
CN114327644B (zh) * 2022-03-16 2022-06-03 广东省新一代通信与网络创新研究院 一种处理器预测访存相关性的实现方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5127093A (en) * 1989-01-17 1992-06-30 Cray Research Inc. Computer look-ahead instruction issue control
ATE146611T1 (de) * 1990-05-04 1997-01-15 Ibm Maschinenarchitektur für skalaren verbundbefehlssatz
US5295249A (en) * 1990-05-04 1994-03-15 International Business Machines Corporation Compounding preprocessor for cache for identifying multiple instructions which may be executed in parallel
US5202975A (en) * 1990-06-11 1993-04-13 Supercomputer Systems Limited Partnership Method for optimizing instruction scheduling for a processor having multiple functional resources
CA2038264C (en) * 1990-06-26 1995-06-27 Richard James Eickemeyer In-memory preprocessor for a scalable compound instruction set machine processor
US5193167A (en) * 1990-06-29 1993-03-09 Digital Equipment Corporation Ensuring data integrity by locked-load and conditional-store operations in a multiprocessor system
JP2535252B2 (ja) * 1990-10-17 1996-09-18 三菱電機株式会社 並列処理装置
GB9027853D0 (en) * 1990-12-21 1991-02-13 Inmos Ltd Multiple instruction issue
US5488729A (en) * 1991-05-15 1996-01-30 Ross Technology, Inc. Central processing unit architecture with symmetric instruction scheduling to achieve multiple instruction launch and execution
GB9123271D0 (en) * 1991-11-02 1991-12-18 Int Computers Ltd Data processing system
JP3730252B2 (ja) * 1992-03-31 2005-12-21 トランスメタ コーポレイション レジスタ名称変更方法及び名称変更システム
JP3544214B2 (ja) * 1992-04-29 2004-07-21 サン・マイクロシステムズ・インコーポレイテッド プロセッサの状態を監視する方法及び監視システム
KR100309566B1 (ko) * 1992-04-29 2001-12-15 리패치 파이프라인프로세서에서다중명령어를무리짓고,그룹화된명령어를동시에발행하고,그룹화된명령어를실행시키는방법및장치
US5546593A (en) * 1992-05-18 1996-08-13 Matsushita Electric Industrial Co., Ltd. Multistream instruction processor able to reduce interlocks by having a wait state for an instruction stream
US5627984A (en) * 1993-03-31 1997-05-06 Intel Corporation Apparatus and method for entry allocation for a buffer resource utilizing an internal two cycle pipeline
US5878245A (en) * 1993-10-29 1999-03-02 Advanced Micro Devices, Inc. High performance load/store functional unit and data cache
EP1102166B1 (en) * 1993-11-05 2003-05-21 Intergraph Corporation Software scheduled superscalar computer architecture
US5555432A (en) * 1994-08-19 1996-09-10 Intel Corporation Circuit and method for scheduling instructions by predicting future availability of resources required for execution
US5958042A (en) 1996-06-11 1999-09-28 Sun Microsystems, Inc. Grouping logic circuit in a pipelined superscalar processor

Also Published As

Publication number Publication date
EP0813145B1 (en) 2005-10-05
EP0813145A3 (en) 1999-07-28
EP0813145A2 (en) 1997-12-17
US5958042A (en) 1999-09-28
US6349381B1 (en) 2002-02-19
DE69734303D1 (de) 2005-11-10
KR100616722B1 (ko) 2006-12-07
JP3851707B2 (ja) 2006-11-29
JPH1097424A (ja) 1998-04-14
US7430653B1 (en) 2008-09-30

Similar Documents

Publication Publication Date Title
KR980004028A (ko) 수퍼스칼라 프로세서내의 파이프라인 명령 디스패치 유닛
KR100464406B1 (ko) 가변길이 ｖｌｉｗ 명령어를 위한 디스패치 장치 및 방법
US5659722A (en) Multiple condition code branching system in a multi-processor environment
AU618142B2 (en) Tightly coupled multiprocessor instruction synchronization
US6334182B2 (en) Scheduling operations using a dependency matrix
US7533244B2 (en) Network-on-chip dataflow architecture
KR920006845A (ko) 파이프 라인 컴퓨터 시스템
CA2337172C (en) Method and apparatus for allocating functional units in a multithreaded vliw processor
JPH0719244B2 (ja) アレイ・プロセツサ
KR960001989A (ko) 데이타 프로세서
CN104899181B (zh) 用于处理向量操作数的数据处理装置和方法
KR20000064518A (ko) X86코어와dsp코어를가져x86명령을dsp명령에맵하는dsp디코더를포함하는중앙처리장치
EP1164471A3 (en) Predicated execution of instructions in processors
CN110503179B (zh) 计算方法以及相关产品
EP0742518B1 (en) Compiler and processor for processing loops at high speed
US8516223B2 (en) Dispatching instruction from reservation station to vacant instruction queue of alternate arithmetic unit
USRE38599E1 (en) Pipelined instruction dispatch unit in a superscalar processor
KR970066927A (ko) 데이타 처리장치
US5764939A (en) RISC processor having coprocessor for executing circular mask instruction
JPH08241213A (ja) マイクロプロセッサにおける分散型制御システム
US7127589B2 (en) Data processor
US5870577A (en) System and method for dispatching two instructions to the same execution unit in a single cycle
CN112579272B (zh) 微指令分发方法、装置、处理器和电子设备
KR970016946A (ko) 순서외의 다중 인스트럭션 완료 지원 방법 및 수퍼스칼라 마이크로프로세서
JPH0454638A (ja) 電子計算機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050719

Effective date: 20060530

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 11

EXPY Expiration of term