KR980003847A - 반도체 장치의 미세 패턴 형성방법 - Google Patents

반도체 장치의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR980003847A
KR980003847A KR1019960024675A KR19960024675A KR980003847A KR 980003847 A KR980003847 A KR 980003847A KR 1019960024675 A KR1019960024675 A KR 1019960024675A KR 19960024675 A KR19960024675 A KR 19960024675A KR 980003847 A KR980003847 A KR 980003847A
Authority
KR
South Korea
Prior art keywords
pattern
semiconductor device
fine pattern
forming
formation
Prior art date
Application number
KR1019960024675A
Other languages
English (en)
Other versions
KR100524811B1 (ko
Inventor
윤민식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024675A priority Critical patent/KR100524811B1/ko
Publication of KR980003847A publication Critical patent/KR980003847A/ko
Application granted granted Critical
Publication of KR100524811B1 publication Critical patent/KR100524811B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치의 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
TLR 공정을 통한 미세 패턴 형성시 최종의 식각 타겟이 레지스트와 패터닝될 하부막의 2 레이어(Layer)이므로 패턴 프러파일이 나빠지고, 선폭제어가 용이하기 않으며, 하부 포토레지스트는 통상의 베이크 공정보다 더 많은 시간의 베이크 공정을 필요로 하는 문제점이 있었음.
3. 발명의 해결방법의 요지
TLR 공정을 통한 미세 패턴 형성시 레티클을 사용하지 않는 전면 노광 단계를 도입하므로써 패턴 프러파일을 개선하고, 선폭제어가 용이한 미세 패턴 형성방법을 제공하고자함.
4. 발명의 중요한 용도
반도체 장치의 미세 패턴 형성에 이용됨.

Description

반도체 장치의 미세 패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2f도는 본 발명의 일실시예에 따른 TLR 리쏘그라피공정 예시도.

Claims (2)

  1. 반도체 장치의 미세 패턴 형성방법에 있어서, 반도체 기판상에 기 형성된 패턴 형성층 상부에 하부 포토레지스트, 인터레이어, 상부 포토레지스트를 차례로 형성한 다음, 상기 소정의 패턴형성을 위한 상부 포토레지스트 패턴을 형성하고, 상기 상부 포토 레지스트 패턴을 식각 장벽으로 하여 상기 인터레이어를 식각하는 단계; 전체구조 상부에 전면 노광을 실시한 다음 현상하는 단계; 노출된 상기 패턴 형성층을 식각하는 단계, 및 잔류인레이어 및 잔류 하부 포토레지스트를 제거하는 단계를 포함하여 이루어진 반도체 장치의 미세 패턴 형성방법.
  2. 제1항에 있어서, 상기 패턴 형성층 및 상기 인터레이어는 산화막인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024675A 1996-06-27 1996-06-27 반도체장치의미세패턴형성방법 KR100524811B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024675A KR100524811B1 (ko) 1996-06-27 1996-06-27 반도체장치의미세패턴형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024675A KR100524811B1 (ko) 1996-06-27 1996-06-27 반도체장치의미세패턴형성방법

Publications (2)

Publication Number Publication Date
KR980003847A true KR980003847A (ko) 1998-03-30
KR100524811B1 KR100524811B1 (ko) 2006-01-27

Family

ID=37178412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024675A KR100524811B1 (ko) 1996-06-27 1996-06-27 반도체장치의미세패턴형성방법

Country Status (1)

Country Link
KR (1) KR100524811B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193454A (ja) * 1983-04-18 1984-11-02 Shuzo Hattori Ｘ線リソグラフイ−用マスクの製造法
EP0238690B1 (en) * 1986-03-27 1991-11-06 International Business Machines Corporation Process for forming sidewalls
US4978594A (en) * 1988-10-17 1990-12-18 International Business Machines Corporation Fluorine-containing base layer for multi-layer resist processes
JPH02198133A (ja) * 1989-01-27 1990-08-06 Mitsubishi Electric Corp 微細パターン形成方法
JP3241793B2 (ja) * 1992-04-08 2001-12-25 大日本印刷株式会社 位相シフトフォトマスク
KR950004910A (ko) * 1993-07-31 1995-02-18 배순훈 영상 기기의 그림자 상 제거 장치

Also Published As

Publication number Publication date
KR100524811B1 (ko) 2006-01-27

Similar Documents

Publication Publication Date Title
KR980003827A (ko) 복수레벨 레지스트 프로파일을 형성하기 위한 다중 노광 마스킹 시스템
KR20070122049A (ko) 이중 노광 공정을 이용한 미세 패턴 형성방법
US20160181115A1 (en) Method of Forming a Mask for Substrate Patterning
KR20090042438A (ko) 반도체 소자의 미세 패턴 형성방법
KR20120126442A (ko) 반도체 소자의 패턴 형성 방법
JP2011238795A (ja) パターン形成方法
KR980003847A (ko) 반도체 장치의 미세 패턴 형성방법
WO2016134309A1 (en) Method for patterning incorporating misalignment error protection
KR100522094B1 (ko) 반도체 장치의 패턴형성방법
US6686129B2 (en) Partial photoresist etching
CN110931351A (zh) 半导体结构的制备方法
KR20120025761A (ko) 반도체 소자의 오버레이 버니어 형성 방법
US8728721B2 (en) Methods of processing substrates
KR20010011000A (ko) 이중 노광을 이용한 캐패시터 패턴 형성방법
KR20010065191A (ko) 반도체 소자의 콘택홀 형성방법
Guerrero et al. Resist double patterning on BARCs and spin-on multilayer materials
KR20020056385A (ko) 반도체소자의 콘택 형성방법
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
KR960010054B1 (ko) 반도체소자의 콘택형성방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
KR950009360A (ko) 반도체 소자의 미세 패턴 형성방법
KR980003848A (ko) 반도체 장치의 미세패턴 형성방법
KR960012332A (ko) 반도체 소자의 미세패턴 형성방법
KR20000018720A (ko) 반도체소자 제조용 패턴 형성방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B90T Transfer of trial file for re-examination
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040708

Effective date: 20050929

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee