KR970705242A - 오류 패턴 내의 버스트 오류 결정 방법 및 장치(Method and Apparatus for Determining Burst Errors in an Error Pattern) - Google Patents

오류 패턴 내의 버스트 오류 결정 방법 및 장치(Method and Apparatus for Determining Burst Errors in an Error Pattern) Download PDF

Info

Publication number
KR970705242A
KR970705242A KR1019970700635A KR19970700635A KR970705242A KR 970705242 A KR970705242 A KR 970705242A KR 1019970700635 A KR1019970700635 A KR 1019970700635A KR 19970700635 A KR19970700635 A KR 19970700635A KR 970705242 A KR970705242 A KR 970705242A
Authority
KR
South Korea
Prior art keywords
burst
error
bits
error pattern
bit
Prior art date
Application number
KR1019970700635A
Other languages
English (en)
Inventor
리-지 웽
파크 닝 후이
안-룽 코크
Original Assignee
데이비드 비. 해리슨
퀀텀 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이비드 비. 해리슨, 퀀텀 코포레이션 filed Critical 데이비드 비. 해리슨
Publication of KR970705242A publication Critical patent/KR970705242A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/17—Burst error correction, e.g. error trapping, Fire codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

버스트 오류 계수 시스템은 (i) 시스템의 통계 연산을 기초로 하여 최대 버스트 길이 (L)을 지정하고; (ⅱ) 제 1오류 비트, 즉 bFIRST의 오류 패턴 내의 위치를 결정하고; (ⅲ) 다음 L-1개의 비트들을 bFIRST와 연관시키고; (ⅳ)버스트 계수기를 증분시키고; (ⅴ) 오류 패턴의 잔여 비트들 내에서 다음bFIRST를 검색하며; (ⅵ)(ⅲ)-(ⅴ)를 반복함으로써, 각각의 섹터 길이 오류 패턴에 대해 버스트 오류들의 유일한 최소수를 결정한다. 시스템은 또한 상기 bFIRST들의 위치, 즉 비트 계수를 저장할 수 있다. 다음 L-1의 비트들을 각bFIRST와 연관시킴으로써, 적어도 버스트 내에 포함된 비트들을 각 버스트 오류와 연관시키며, 버스트를 따르는 정상 비트들의 수를 버스트 오류와 연관시킬 수 있다. 정상 비트들은 정의에 따라 상기 실제 버스트 오류 또는 다음 실제 버스트 오류의 일부가 아니기 때문에, 이들을 상기 버스트 오류와 연관시키는 것은 오류 패턴 내의 버스트 오류들의 계수를 변경시키지 않는다. 버스트 오류계수가 증분될 때마다, 시스템은 그 계수를 소정의 버스트 오류 임계 값에 비교하게 되는데 상기 임계값은 오류 정정이 부정확한 결과를 생성할 수 있는 시점까지 파손되지 않는 섹터에서 예상될 수 있는 버스트 오류들의 최대수와 같거나 그보다 작다. 버스트 오류들의 수가 임계값을 초과하는 경우, 시스템은 버스트 계수 연산을 종료하고 그 섹터를 정정할 수 없는 섹터로 분류한다. 시스템은 오류 패턴의 양단으로부터 동시에 버스트 오류들을 계수할 수 있다. 따라서, 시스템은 bFIRST와 bLAST의 위치를 결정하며 이들에 각각 다음 L-1개의 비트들 및 선행L-1개의 비트들을 연관시킨다. 그 다음, bLAST가bFIRST와 연관된 L-1개의 비트들 내에 있는가를 결정하며, 그렇지 않은 경우, 시스템은 버스트 계수를 2만큼 증분시키고, 추가적인 버스트 오류들을 검색한다.

Description

오류 패턴 내의 버스트 오류 결정 방법 및 장치(Method and aFFaratus for Determining Burst Errors in an Error Fattern)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 시스템의 기능 블록도이다.

Claims (16)

  1. 버스트 오류들(burst errors)을 계수하기 위한 시스템에 있어서, A. 함께 기록되는 N개의 부호 워드들의 오류 비트들을 나타내는 1들(ones)과 정상 비트들을 나타내는 0들(zeros)로 구성된 오류 패턴을 생성하기 위한 수단; B. 상기 버스트 오류들을 계수하기 위한 것으로서, 초기에 0으로 설정되는 버스트 계수기; C, 상기 오류 패턴 내의 다음 1비트, 즉,bFIRST의 위치를 결정하기 위한 버스트 검색 수단;D, 상기 시스템에 관련된 최대 버스트 길이를 L로 나타내는 경우, 상기 오류 패턴 내의 다음 L-1개의 비트들을 상기bFIRST와 연관시키기 위한 수단;및 E, 상기버스트 검색 수단에 의해 위치가 결정된 각각의 상기bFIRST에 대해 상기 버스트 오류 계수(error count)를 증분시키기 위한 수단을 포함하며, 상기 버스트 검색 수단은 상기bFIRST와 연관된 상기 L-1개의 비트들의 다음에 나타나는 오류 패턴의 비트들 중 다음 1비트의 위치를 결정하고, 상기 버스트 계수기는 상기 오류 패턴 내의 버스트 오류들의 수를 계수하는 버스트 오류 계수 시스템.
  2. 제1항에 있어서, 상기 버스트 오류 계수를 소정의 버스트 오류 임계값과 비교하여, 상기 버스트 오류 계수가 상기 임계값을 초과하는 경우, 상기 시스템이 버스트 오류들을 계속 계수하는 것을 방지하기 위한 수단을 더 포함하는 버스트 오류 계수 시스템.
  3. 제2항에 있어서, 상기 오류 패턴을 유지하며, 연속적인 1비트들 사이의 0비트들의 수를 상기 L-1개로 제한하기 위한 수단을 포함하는 버퍼를 더 포함하는 버스트 오류 계수 시스템.
  4. 제2항에 있어서, i, 상기bFIRST에 대한 비트 계수를 결정하기 위한 주소 계수기; 및 ⅱ, 주소 계수기의 계수를 상기 버스트 오류들의 위치 지시로서 저장하기 위한 메모리를 더 포함하는 버스트 오류 계수 시스템.
  5. 제2항에 있어서, i, 상기 오류 패턴 내의 최종 1비트, 즉bFIRST의 위치를 결정하기 위한 것으로서, 상기 부호워드의 최종 비트와 연관된 상기 패턴의 일단으로부터 상기 오류 패턴의 선행비트들을 검색하는 제2버스트 검색 수단; ⅱ. 상기 bFIRST및 상기 bLAST가 동일한 버스트 오류 내에 포함되는가를 결정하기 위한 것으로서, 상기bFIRST와 연관된 L-1번째 비트가 상기 오류 패턴 내 상기 bLAST의 위치와 동일한 혹은 초과하는 위치에 있는 경우, 상기 비트들이 동일한 버스트 오류 내에 포함된 것으로 결정하는 수단; 및 ⅲ. 상기 bFIRST및 상기 bLAST가 동일한 버스트 오류의 일부가 아닌 경우 상기 버스트 계수를 그 만큼 증분시키기 위한 것으로서, bFIRST및상기bLAST가동일한 버스트 오류의 상기 일부인 경우 상기 버스트 계수를 1만큼 증분시키는 수단을 더 포함하는 버스트 오류 계수 시스템.
  6. 제5항에 있어서, i. 상기bFIRST에 대한 비트 계수와 상기bLAST를 상기 L-1개의 비트들 만큼 앞서는 비트에 대한 비트 계수를 각각 결정하기 위한 주소 계수기; 및 ⅱ. 상기 주소 계수기의 상기 계수들을 상기 2개의 버스트 오류들의 위치 지시들로서 저장하기 위한 메모리를 더 포함하는 버스트 오류 계수 시스템.
  7. 데이터 섹터가 2개보다 많은 버스트 오류들을 포함하는가를 결정하기 위한 시스템에 있어서, A. 상기 데이터 섹터에서 오류 비트들을 나타내는 1들과 정상 비트들을 나타내는 0들로 구성되어 상기 섹터의 제1비트와 연관된 제1단부와 상기 섹터의 최종 비트와 연관된 제2단부를 가진 오류 패턴을 생성하기 위한 수단; B. 상기 오류 패턴 내의 다음 1 비트, 즉 bFIRST의 위치를 결정하기 위한 것으로서, 상기 오류 패턴의 상기 제1단부에서 시작하는 제1버스트 검색 수단; C. 상기 오류 패턴 내의 선행 1비트, 즉bLAST의 위치를 결정하기 위한 것으로서, 상기 오류 패턴의 상기 제2 단부에서 시작하는 제2 버스트 검색 수단 ;D. 상기 시스템에 관련된 최대 버스트 길이를 L로 나타내는 경우, 상기 오류 패턴 내의 상기bFIRST와 그 다음 L-1개의 비트들 및 상기 오류 패턴 내의 bLAST와 이에 선행하는 L-1개의 비트들 모두를 0으로 설정하기 위한 수단; 및 E. 상기 오류 패턴 내에 임의의 1비트들이 남아 있는가를 결정하기 위한 것으로서, 임의의 1비트들이 남아 있는 경우 오류 신호를 표명하는(asserting)수단을 포함하는 버스트 오류 결정 시스템.
  8. N개의 부호 워드들의 섹터 내의 오류들을 정정하기 위한 시스템이 있어서, A. 오류 비트들을 나타내는 1들과 정상 비트들을 나타내는 0들로 구성된 1섹터 길이의 오류 패턴을 생성하기 위한 수단; B. 버스트 오류들을 게수하기 위한 것으로서, 초기에 0으로 설정되는 버스트 계수기; C. 상기 오류 패턴 내의 다음 1비트, 즉bFIRST의 위치를 결정하기 위한 버스트 검색 수단; D. 상기 시스템에 관련된 최대 버스트 길이를 L로 나타내는 경우, 상기 오류 패턴내의 다음 L-1개의 비트들을 상기 bFIRST와 연관시키기 위한 수단; 및 E. 상기 버스트 검색 수단에 의해 위치가 결정된 각각의 상기bFIRST에 대해 상기 버스트 계수를 증분시키기 위한 수단을 포함하며, 상기 버스트 검색 수단은 상기bFIRST와 연관된 상기 L-1개의 비트들의 다음에 나타나는 오류 패턴의 비트들 중에서 다음 1비트의 위치를 결정하는 오류 정정 시스템.
  9. 제8항에 있어서, 상기 버스트 계수를 소정의 버스트 오류 임계값과 비교하여, 상기 버스트 계수가 상기 임계값을 초과하는 경우, 상기 시스템이 상기 부호 워드 내의 오류들을 정정하는 것을 방지하기 위한 비교 수단을 더 포함하는 오류 정정 시스템.
  10. 제9항에 있어서, 상기 오류 패턴을 유지하며, 연속적인 1비트들 사이의 0비트들의 수를 상기 L-1개로 제한하기 위한 수단을 포함하는 버퍼를 더 포함하는 오류 정정 시스템.
  11. 제9항에 있어서, i. 상기 bFIRST에 대한 계수를 결정하기 위한 주소 계수기;및 ⅱ. 주소 계수기의 계수를 상기 버스트 오류들의 위치 지시로서 저장하기 위한 메모리를 더 포함하는 오류 정정 시스템.
  12. 제9항에 있어서, i.상기 오류 패턴 내의 최종 1비트, 즉 bLAST의 위치를 결정하기 위한 것으로서, 상기 섹터의 최종 심볼과 연관된 상기 패턴의 일단으로부터 상기 오류 패턴의 선행 비트들을 검색하는 제2버스트 검색 수단;ⅱ. 상기 bFIRST및 상기 bLAST가 동일한 버스트 오류 내에 포함되는가를 결정하기 위한 것으로서, 상기bFIRST와 연관된 L-1번째 비트가 상기 오류 패턴 내 상기 bLAST의 위치와 동일한 혹은 초과하는 위치에 있는 경우, 상기 비트들이 동일한 버스트 오류 내에 포함된 것으로 결정하는 수단; 및 ⅲ, 상기 bFIRST및 상기 bLAST가 동일한 버스트 오류의 일부가 아닌 경우 상기 버스트 계수를 2만큼 증분시키기 위한 것으로서, 상기 bFIRST및 bLAST가 동일한 버스트 오류의 일부인 경우 상기 버스트 계수를 1만큼 증분시키는 수단을 더 포함하는 오류 정정 시스템.
  13. 제12항에 있어서, i. 상기bFIRST에 대한 비트 계수와 상기 bLAST를 상기 L-1개의 비트들 만큼 앞서는 비트에 대한 비트 계수를 각각 결정하기 위한 주소 계수기; 및 ⅱ. 상기 주소 계수기의 상기 계수들을 상기 2개의 버스트 오류들의 위치 지시들로서 저장하기 위한 메모리를 더 포함하는 오류 정정 시스템.
  14. 제13항에 있어서, 오류 패턴을 생성하기 위한 상기 수단은 오류 심볼들을 비트들의 열로 매핑(maFFing)하기 위한 수단을 포함하는 오류 정정 시스템.
  15. 섹터가 2개보다 많은 버스트 오류들을 포함하는가를 결정하기 위한 시스템에 있어서, A. 상기 데이터 섹터에서 오류 심볼들을 나타내는 1들과 정상 심볼들을 나타내는 0들로 구성되어 상기 섹터의 제1심볼과 연관된 제1단부와 상기 섹터의 최종심볼과 연관된 제2단부를 가진 오류 패턴을 생성하기 위한 수단;B. 상기 부호 워드 오류 패턴내의 다음 1비트, 즉 bFIRST의 위치를 결정하기 위한 것으로서, 상기 오류 패턴의 상기 제1단부에서 시작하는 제1버스트 검색수단; C. 상기 오류 패턴 내의 선행 1비트, 즉 bFIRST의 위치를 결정하기 위한 것으로서, 상기 오류 패턴의 상기 제2단부에서 시작하는 제2버스트 검색 수단; D. 상기 시스템에 관련된 최대 버스트 길이를L로 나타내는 경우, 상기 오류 패턴 내의 상기 bFIRST와 그 다음 L-1개의 비트들 및 상기 오류 패턴 내의 bFIRST와 이에 선행하는 L-1개의 비트들 모두를 0으로 설정하기 위한 수단; 및 E. 상기 오류 패턴 내에 임의의 1비트들이 남아 있는가를 결정하기 위한 것으로서, 임의의 1비트들이 남아 있는 경우 오류 신호를 표명하는 수단을 포함하는 버스트 오류 결정 시스템.
  16. 제15항에 있어서, 오류 패턴을 생성하기 위한 상기 수단은 오류 심볼들을 비트들의 열로 매핑하기 위한 수단을 포함하는 버스트 오류 결정 시스템.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970700635A 1995-05-31 1996-05-21 오류 패턴 내의 버스트 오류 결정 방법 및 장치(Method and Apparatus for Determining Burst Errors in an Error Pattern) KR970705242A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/454,959 US5631909A (en) 1995-05-31 1995-05-31 Method and apparatus for determining burst errors in an error pattern
US08/454,959 1995-05-31
PCT/US1996/007525 WO1996038923A1 (en) 1995-05-31 1996-05-21 Method and apparatus for determining burst errors in an error pattern

Publications (1)

Publication Number Publication Date
KR970705242A true KR970705242A (ko) 1997-09-06

Family

ID=23806778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700635A KR970705242A (ko) 1995-05-31 1996-05-21 오류 패턴 내의 버스트 오류 결정 방법 및 장치(Method and Apparatus for Determining Burst Errors in an Error Pattern)

Country Status (5)

Country Link
US (1) US5631909A (ko)
EP (1) EP0772914A4 (ko)
JP (1) JPH10503916A (ko)
KR (1) KR970705242A (ko)
WO (1) WO1996038923A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771246A (en) * 1996-09-17 1998-06-23 Quantum Corporation Multiple-burst-correction system
US6067655A (en) * 1997-08-28 2000-05-23 Stmicroelectronics, N.V. Burst error limiting symbol detector system
JP2914369B1 (ja) * 1997-12-26 1999-06-28 日本電気株式会社 アレイ状入出力装置の縮退判定方法及び装置並びに縮退判定プログラムを記録した媒体
US6321357B1 (en) * 1998-05-31 2001-11-20 Innomedia Pte Ltd Method and apparatus for burst error correction
JP4077993B2 (ja) * 1999-07-30 2008-04-23 株式会社日立グローバルストレージテクノロジーズ 性能評価方法及び性能評価装置並びにこれらを用いた記録再生装置
US6744748B1 (en) * 2000-05-25 2004-06-01 Vtech Communications Ltd. Method and apparatus for monitoring errors in a wireless transceiver
US7003046B2 (en) * 2000-12-28 2006-02-21 Victor Company Of Japan, Ltd. Modulation system
JP3565798B2 (ja) * 2001-06-14 2004-09-15 英二 藤原 バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置
WO2003015285A1 (en) * 2001-08-09 2003-02-20 Adaptive Networks, Inc. Error correction process and mechanism
US7093188B2 (en) * 2002-04-05 2006-08-15 Alion Science And Technology Corp. Decoding method and apparatus
JP3778171B2 (ja) * 2003-02-20 2006-05-24 日本電気株式会社 ディスクアレイ装置
US7272777B2 (en) * 2003-06-04 2007-09-18 International Business Machines Corporation Method for correcting a burst of errors plus random errors
JP2005293724A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 誤り箇所の検出方法、その方法を利用する誤り検出回路、誤り訂正回路、および再生装置
EP1607865B1 (en) * 2004-06-14 2013-08-14 Micron Technology, Inc. Data control unit capable of correcting boot errors, and corresponding method
KR101443231B1 (ko) * 2007-11-27 2014-09-19 삼성전자주식회사 라이트-백 동작시 라이트-백 데이터의 버스트 길이를조절할 수 있는 캐시 메모리와 이를 포함하는 시스템
US9397703B2 (en) * 2013-12-04 2016-07-19 Seagate Technology Llc Adaptive read error recovery for memory devices
US9378083B2 (en) 2013-12-04 2016-06-28 Seagate Technology Llc Adaptive read error recovery for memory devices
US10268541B2 (en) 2016-08-15 2019-04-23 Samsung Electronics Co., Ltd. DRAM assist error correction mechanism for DDR SDRAM interface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622984A (en) * 1969-11-05 1971-11-23 Ibm Error correcting system and method
US3725859A (en) * 1971-06-14 1973-04-03 Texas Instruments Inc Burst error detection and correction system
US4059825A (en) * 1976-10-12 1977-11-22 Greene Edward P Burst/slip correction decoder and method
JPS5898814A (ja) * 1981-12-08 1983-06-11 Sony Corp エラ−デ−タ補間装置
JPH0618358B2 (ja) * 1985-04-09 1994-03-09 沖電気工業株式会社 誤り制御符号化方式
US5036514A (en) * 1989-11-09 1991-07-30 International Business Machines Corp. Apparatus and method for isolating and predicting errors in a local area network
JP2559923B2 (ja) * 1990-09-04 1996-12-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 直列接続のリンクに発生するエラーを分離する方法及び装置
US5513185A (en) * 1992-11-23 1996-04-30 At&T Corp. Method and apparatus for transmission link error rate monitoring

Also Published As

Publication number Publication date
EP0772914A4 (en) 2001-05-02
JPH10503916A (ja) 1998-04-07
EP0772914A1 (en) 1997-05-14
WO1996038923A1 (en) 1996-12-05
US5631909A (en) 1997-05-20

Similar Documents

Publication Publication Date Title
KR970705242A (ko) 오류 패턴 내의 버스트 오류 결정 방법 및 장치(Method and Apparatus for Determining Burst Errors in an Error Pattern)
EP0136604B1 (en) Decoding method and system.
US4993028A (en) Error detection and correction coding
US6876774B2 (en) Method and apparatus for compressing data string
US6639865B2 (en) Memory device, method of accessing the memory device, and reed-solomon decoder including the memory device
KR920006998B1 (ko) 다수 바이트 에러 교정 방법
EP0140381A2 (en) Decoding method and system for doubly-encoded reed-solomon codes
GB1565054A (en) Methods of digital run-length coding with redundancy reduction for the transmission of binary-coded image line information
EP0127984B1 (en) Improvements to apparatus for decoding error-correcting codes
US5023610A (en) Data compression method using textual substitution
EP0185924A3 (en) Buffer system with detection of read or write circuits' failures
US4236247A (en) Apparatus for correcting multiple errors in data words read from a memory
JPH0831806B2 (ja) エラー訂正方法
EP0112622A2 (en) Error correction in buffer storage units
JPS632370B2 (ko)
US5274647A (en) Elastic buffer with error detection using a hamming distance circuit
US4682333A (en) Decoder for decoding a two-stage encoded code
KR980007139A (ko) 프레임 구성의 디지탈 신호의 데이터 에러 정정방법 및 그 방법에 이용하는 장치
US5541939A (en) Error correction code decoder and a method thereof
KR0148004B1 (ko) 착오 정정장치
JPH0258811B2 (ko)
US4888780A (en) Method of detecting and correcting an error that has occurred in a digital computer
EP0383260B1 (en) Elastic buffer circuit
US6981198B2 (en) Dynamic error correction code shortening
JPS58181348A (ja) 誤り訂正・検出装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid