Claims (5)
소정의 양자화 매트릭스가 지그재그방식으로 다운 로딩되어 램(26)에 저장된 것을 소정의 스캔방식으로 입력되는 영상 데이터의 스캔방식에 따라 램컨트롤러(30)가 적절하게 어드레싱하여 읽어 오고, 읽어온 상기 양자화 매트릭스의 역수 및 시스템제어부로부터 입력되는 양자화스케일값의 역수를 연산제어부(32)에서 구한후, 이 역수들과 입력된 상기 영상 데이터를 연산부(34)에서 연산하여 양자화하도록 된 양자화기에 있어서, 상기 램 컨트롤러(30)가 소정의 양자화 매트릭스를 상기 램에 저장하기 위하여 라이트 어드레스를 발생하는 라이트 어드레스 발생수단; 양자화를 위한 매크로블럭이 시작되면 상기 램에 저장된 양자화 매트릭스를 읽어오기 위해 스캔방식에 따라 해당 리드 어드레스를 발생하는 링드어드레스 발생수단; 및 상기 리드어드레스 발생수단에 의해 억세스된 상기 램이 출력하는 데이터를 코딩방식 및 스캔방식에 따라 결합하여 상기 연산제어부로 출력하는 데이터결합수단으로 구성되고, 상기 램(26)이 인트라 양자화 매트릭스를 저장하기 위한 제1 및 제3메모리뱅크와; 인터 양자화 매트릭스를 저장하기 위한 제2 및 제4메모리뱅크로 구성된 것을 특징으로 하는 양자화기.A predetermined quantization matrix is downloaded in a zigzag manner and stored in the RAM 26, the RAM controller 30 appropriately reads and reads the stored quantization matrix in accordance with a scanning method of image data input in a predetermined scanning manner, And an inverse number of a quantization scale value inputted from a system control unit is obtained by an arithmetic and control unit 32 and the arithmetic unit 34 calculates and quantizes the inversions and the inputted image data, Write address generating means (30) for generating a write address for storing a predetermined quantization matrix in the RAM; A ring address generating means for generating a corresponding read address in accordance with a scan method to read a quantization matrix stored in the RAM when a macroblock for quantization is started; And data combining means for combining the data output from the RAM accessed by the read address generating means according to a coding scheme and a scanning scheme and outputting the combined data to the arithmetic control unit. The RAM 26 stores the intra quantization matrix A first memory bank and a second memory bank, respectively; And a second and a fourth memory bank for storing an inter-quantization matrix.
제1항에 있어서, 상기 라이트 어드레스 발생수단이 리셋신호에 따라 카운트값을 클릭어하고 플래그 아이디(flag_ID)가 하이일 경우 매트릭스 식별자(ID)를 해석하여 양자화 매트릭스를 판별한 후 클럭(CLK)에 따라 카운트하여 라이트 어드레스를 발생하는 제1카운터(10)로 구성된 것을 특징으로 하는 양자화기.2. The method of claim 1, wherein the write address generating means, when the count value is clicked according to the reset signal, and the flag ID (flag_ID) is high, determines the quantization matrix by interpreting the matrix identifier (ID) And a first counter (10) for counting and generating a write address.
제1항에 있어서, 상기 리드 어드레스발생수단이 매크롤블록시작신호(mbs)에 따라 클럭(CLK)에 의해 카운트되는 제2카운터(12); 지그재그방식으로 램(26)에 저장된 양자화 매트릭스를 상기 제2카운터(12)의 출력에 따라 얼터네이트방식으로 읽어가기 위한 어드레스를 발생하는 프로그래머블로직어레이(PLA:14); 스캔방식에 따라 상기 PLA(14)에서 발생하는 리드 어드레스나 상기 제2카운터(12)의 출력에 따른 순차적인 어드레스중 하나를 선택하는 제1멀티플랙서(22)로 구성된 것을 특징으로 하는 양자화기.2. The semiconductor memory device according to claim 1, further comprising: a second counter (12) for counting the read address generating means by a clock (CLK) according to a crawl block start signal (mbs); A programmable logic array (PLA) 14 for generating an address for alternately reading the quantization matrix stored in the RAM 26 in a zigzag manner according to the output of the second counter 12; And a first multiplexer (22) for selecting one of a read address generated by the PLA (14) and a sequential address according to an output of the second counter (12) according to a scan scheme. .
제1항에 있어서, 상기 데이터결합수단이 코딩방식(inter_intra)에 따라 상기 램(26)에 저장된 인트라 양자화 매트릭스나 인터 양자화 매트릭스 중 하나를 선택하는 제2멀티플랙서(24)와; 얼터네이트방식으로 영상데이터가 입력될 경우 상기 제2카운터(12)의 출력에 따라 상기 제2멀티플랙서(24)의 출력을 선택 및 결합하여 매트릭스 데이터를 출력하는 결합기(CAT:20)로 구성된 것을 특징으로 하는 양자화기.The apparatus of claim 1, wherein the data combining unit comprises: a second multiplexer (24) for selecting one of an intra quantization matrix and an inter-quantization matrix stored in the RAM (26) according to a coding scheme (inter_intra); And a combiner (CAT) 20 for selecting and combining the output of the second multiplexer 24 according to the output of the second counter 12 when the image data is inputted in the alternate manner and outputting the matrix data Lt; / RTI >
제1항에 있어서, 상기 제1 내지 제4메모리뱅크는 16비트 32워드의 램으로 각각 구성된 것을 특징으로하는 양자화기.2. The quantizer of claim 1, wherein the first through fourth memory banks are each composed of 16 bits of 32 words of RAM.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.