KR970072982A

KR970072982A - 플리커 방지 장치

Info

Publication number: KR970072982A
Application number: KR1019960013659A
Authority: KR
Inventors: 서경열
Original assignee: 이대원; 삼성항공산업 주식회사
Priority date: 1996-04-30
Filing date: 1996-04-30
Publication date: 1997-11-07

Abstract

이 발명은 플리커 방지 장치에 관한 것으로, 일정한 크기의 전압을 가진 전원을 입력받아, 펄스신호를 생성하여 출력하는 펄스 변환부(100)와, 상기 펄스 변환부(100)로부터 출력되는 신호를 입력받아, 주파수를 판별하여 그에 따른 신호를 출력하는 주파수 판별부(200)와, 상기 주파수 판별부(200)로부터 출력되는 신호를 입력받아, 그에 해당하는 전하축적이 이루어지도록 제어하는 전하축적시간 제어부(300)로 이루어져 있으며, 비디오 카메라에 발생하는 플리커 현상을 제거하는 데에 있어서, 비디오 카메라와 형광등의 주파수가 다름에 따라, 주파수 간섭에 의하여 화면이 깜빡거리는 경우, 전원 주파수를 자동적으로 감지하여 전환시켜 줌으로써, 플리커 현상을 방지하는 플리커 방지 장치에 관한 것이다.

Description

플리커 방지 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 제1실시예에 따른 플리커 방지 장치를 적용한 블록도이고, 제2도는 제1도에서 펄스 변환부와 주파수 판별부를 적용한 상세 회로도이고, 제7도는 이 발명의 제2실시예에 따른 플리커 방지 장치를 적용한 블록도이다.

Claims

일정한 크기의 전압을 가진 전원을 입력받아, 펄스신호를 생성하여 출력하는 펄스 변환수단과; 상기 펄스 변환수단으로부터 출력되는 신호를 입력받아, 주파수를 판별하여 그에 따른 신호를 출력하는 주파수 판별수단과; 상기 주파수 판별수단으로부터 출력되는 신호를 입력받아, 그에 해당하는 전하축적이 이루어지도록 제어하는 전하축적시간 제어수단으로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.
제1항에 있어서, 상기 펄스 변환수단의 구성은, 일정한 크기의 전압을 가진 전원을 입력받아, 상기 전원의 주파수에 해당하는 펄스신호를 생성하여 출력하는 펄스 생성수단(110)과; 상기 펄스 생성수단(110)으로부터 출력되는 신호를 입력받아, 듀티(duty)를 조정하여 출력하는 듀티 조정수단(150)으로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.
제2항에 있어서, 상기 펄스 생성수단(110)의구성은, 전원(Vinx)이 일측단자로 입력되는 제1저항(R11)과; 상기 제1저항(R11)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 제1커패시터(C11)와; 상기 제1저항(R11)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 제2저항(R12)과; 상기 제1저항(R11)의 타측단자가 베이스로 연결되고 에미터가 접지되어 있는 트랜지스터(Q11)와; 구동전원(VCC)이 일측단자로 연결되고 상기 트랜지스터(Q11)의 컬렉터가 타측단자로 연결되어 있는 제3저항(R13)과; 구동전원(VCC)이 일측단자로 입력되고 상기 트랜지스터(Q11)의 컬렉터가 타측단자로 연결되어 있는 제2커패시터(C12)로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.
제2항에 있어서, 상기 듀티 조정수단(150)의 구성은, 상기 펄스 생성수단(110)의 출력신호가 클럭단자(CLK)로 입력되고, 구동전원(VCC)의 반전 프리셋단자와 반전 초기화단자로 입력되고, 반전 출력단자가 입력단자(D)로 연결되어 있는 제1디플립플롭(DFF15)으로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.
제1항에 있어서, 상기 주파수 판별수단의 구성은, 상기 펄스 변환수단으로부터 출력되는 신호를 입력받아, 동기신호를 발생하여 출력하는 동기신호 발생수단(210)과; 내부 클럭을 입력받아, 상기 동기신호 발생수단(210)으로부터 출력되는 신호에 동기를 맞춰 기준펄스를 발생하여 출력하는 기준펄스 발생수단(240)과; 상기 펄스 변환수단으로부터 출력되는 신호를 입력받아, 상기 기준펄스 발생수단(240)으로부터 출력되는 신호와 그 주기를 비교함으로써, 주파수를 판별하여 그에 따른 신호를 출력하는 주기 비교수단(270)으로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.
제5항에 있어서, 상기 동기신호 발생수단(210)의 구성은, 상기 펄스 변환수단의 반전 출력신호가 입력단자로 입력되는 제1인버터(INV21)와; 상기 제1인버터(INV21)의 출력단자가 일측단자로 연결되어 있는 제4저항(R21)과; 상기 제1저항(R21)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 제3커패시터(C21)와; 상기 제4저항(R21)의 타측단자가 입력단자로 연결되어 있는 제2인버터(INV22)와, 상기 펄스 변환수단의 출력신호가 제1입력단자로 입력되고 상기 제2인버터(INV22)의 출력신호가 제2입력단자로 입력되는 제1앤드(AND21)로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.
제5항에 있어서, 상기 기준펄스 발생수단(240)의 구성은, 내부 클럭신호가 반전 입력단자로 입력되고 상기 동기신호 발생수단(210)의 출력신호가 초기화단자로 입력되는 제1계수기(CNT24)와; 상기 제1계수기(CNT24)의 최상위 비트 출력단자가 입력단자로 연결되어 있는 제3인버터(INV24)와; 상기 제3인버터(INV24)의 출력신호가 반전 입력단자로 입력되고 상기 동기신호 발생수단(210)의 출력신호가 초기화단자로 입력되는 제2계수기(CNT25)와; 상기 제2계수기(CNT25)의 최상위 비트 출력단자가 입력단자로 연결되어 있는 제4인버터(INV25)와; 상기 동기신호 발생수단(210)의 출력신호가 입력단자로 입력되는 제5인버터(INV26)와; 상기 제4인버터(INV25)의 출력단자가 클럭단자(CLK)로 연결되고, 구동전원(VCC)이 반전 프리셋단자로 입력되고, 상기 제5인버터(INV26)의 출력단자가 반전 초기화단자로 입력되고, 반전 출력단자가 입력단자(D)로 연결되어 있는 제2디플립플롭(DFF24)으로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.
제5항에 있어서, 상기 주기 비교수단(270)의 구성은, 상기 기준펄스 발생수단(240)의 출력신호가 제1입력단자로 입력되고 상기 펄스 변환수단의 출력신호가 제2입력단자로 입력되는 제2앤드(AND27)와; 상기 기준펄스 발생수단(240)의 출력신호가 일측단자로 연결되어 있는 제5저항(R27)과; 상기 제5저항(R27)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 제4커패시터(C27)와; 상기 기준펄스 발생수단(240)의 출력신호가 제1입력단자로 입력되고 상기 제5저항(R27)의 타측단자가 제2입력단자로 연결되어 있는 제3앤드(AND28)와; 상기 제3앤드(AND28)의 출력단자가 일측단자로 연결되어 있는 제6저항(R28)과, 상기 제6저항(R28)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 제5커패시터(C28)와; 상기 기준펄스 발생수단(240)의 출력신호가 제1입력단자로 입력되고 상기 제6저항(R28)의 출력단자가 제2입력단자로 연결되어 있는 제4앤드(AND29)와; 상기 제2앤드(AND27)의 출력단자가 입력단자(D)로 연결되고 상기 제4앤드(AND29) 출력단자가 클럭단자(CLK)로 연결되고 구동전원(VCC)이 반전 프리셋단자와 반전 초기화단자로 연결되어 있는 제3디플립플롭(DFF27)으로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.
제1항에 있어서, 상기 주파수 판별수단의 구성은, 마이크로 컴퓨터로 이루어져 있는 것을 특징으로 하는 플리커 방지 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.