KR970058079A - 삼중화 장치의 선택 제어회로 - Google Patents

삼중화 장치의 선택 제어회로 Download PDF

Info

Publication number
KR970058079A
KR970058079A KR1019950052269A KR19950052269A KR970058079A KR 970058079 A KR970058079 A KR 970058079A KR 1019950052269 A KR1019950052269 A KR 1019950052269A KR 19950052269 A KR19950052269 A KR 19950052269A KR 970058079 A KR970058079 A KR 970058079A
Authority
KR
South Korea
Prior art keywords
signal
bistable
state
output
device selection
Prior art date
Application number
KR1019950052269A
Other languages
English (en)
Other versions
KR0179688B1 (ko
Inventor
이영대
기경진
양태준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950052269A priority Critical patent/KR0179688B1/ko
Publication of KR970058079A publication Critical patent/KR970058079A/ko
Application granted granted Critical
Publication of KR0179688B1 publication Critical patent/KR0179688B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

본 발명은 동일한 구성을 가지는 세 개의 장치를 구비하여 정상인 어느 하나의 장치를 선택하여 동작시키는 것이다.
본 발명은 각각의 장치들의 상태가 변화되어도 현재 선택하여 동작되는 장치가 정상일 경우에 그 장치를 계속 선택하여 동작시키고, 현재 선택하여 동작되는 장치가 비정상일 경우에 즉시 다른 장치를 선택하여 절체하며, 각각의 장치들의 순간적인 비정상 상태에 대한 내성을 갖도록 하여 순간적인 비정상이 발생할 경우에 동작되는 장치가 절체되지 않도록 하는 것으로서 장치 상태신호(/S3)(/S2)(/S1)를 논리 조합부(10)가 존리 조합하고, 논리 조합부(10)의 출력신호에 따라 쌍안정 래치(20)가 장치선택 제어신호(CS1)(CS2)(CS3)를 발생하며, 쌍안정 래치(20)가 발생한 장치선택 제어신호(CS1)(CD2)(CS3)에 따라, 우선권을 가지고 동작하는 엔코더(30)가 장치 선택신호(CE1)(CE2)(CE3)를 발생하여 하나의 장치를 선택 동작시킨다.

Description

삼중화 장치의 선택 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 선택 제어회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 논리 조합부 20~22 : 쌍안정 래치
30 : 우선권 엔코더 40 : 선택 출력부
OR1~OR5: 오아 게이트 IV1~IV4: 인버터
AND : 앤드 게이트 BF1~BF6: 버퍼
CS1~CS3: 장치선택 제어신호 /S1~/S3: 상태신호
CE1~CE3: 장치 선택신호

Claims (5)

  1. 장치1, 장치 2 및 장치 3의 상태신호(/S3)(/S2)(/S1)를 논리 조합하는 논리 조합부(10)와, 상기 논리 조합부(10)의 논리 조합신호에 따라 인에이블되어 장치선택 제어신호(CS1)(CS2)(CS3)를 각기 발생하는 쌍안정 래치(20)(21)(22)와, 상기 쌍안정 래치(20)(21)(22)가 출력한 장치선택 제어신호(CS1)(CS2)(CS3)를 엔코딩하여 정상 동작하는 하나의 장치를 선택하게 장치 선택신호(CE1)(CE2)(CE3)를 발생하는 우선권 엔코더(30)로 구성됨을 특징으로 하는 삼중화 장치의 선택 제어회로.
  2. 제1항에 있어서, 논리 조합부(10)는, 상태 신호(/S1,/S2)(/S2,/S3)(/S|3,/S1)를 각기 논리 합하여 쌍안정 래치(20)(21)(22)의 인에이블 신호를 발생하는 오아 게이트(OR1)(OR2)(OR3)와, 인버터(IV1)(IV2)에서 각기 반전된 상태 신호(/S3)(/S2)를 상태 신호(/S1)와 논리 합하여 상기 쌍안정 래치(20)의 입력신호를 발생하는 오아 게이트(OR4)와, 상기 인버터(IV3)에서 반전된 상태신호(/S3)를 상태신호(/S2)와 논리 합하여 상기 쌍안정 래치(21)의 입력신호를 발생하는 오아 게이트(OR5)를 구비하고, 쌍안정 래치(22)에는 상태신호(S3)가 직접 입력신호로 인가하는 것을 특징으로 하는 삼중화 장치의 선택 제어회로.
  3. 제1항에 있어서, 우선권 엔코더(30)는, 장치선택 제어신호(CS1)(CS2)(CS3)의 순서로 우선권을 가지는 것을 특징으로 하는 삼중화 장치의 선택 제어회로.
  4. 제1항에 있어서, 상기 쌍안정 래치(20)(21)(22)의 출력신호로 상기 우선권 엔코더(30)의 출력신호를 장치 선택신호(CE1)(CE2)(CE3)로 출력하고 3개의 장치에 모두 고장이 발생하였을 경우에 미리 정해진 신호를 장치 선택신호(CE1)(CE2)(CE3)로 출력하는 선택 출력부(40)를 더 포함하는 것을 특징으로 하는 삼중화 장치의 선택 제어회로.
  5. 제4항에 있어서, 선택 출력부(40)는, 쌍안정 래치(20,21,22)의 출력신호로 장치 1, 장치 2 및 장치 3이 모두 비정상인 지를 판단하는 앤드 게이트(AND) 및 인버터(IV4)와, 장치 1, 장치 2 및 장치 3이 모두 비정상이 아닐 경우에 상기 앤드 게이트(AND) 및 인버터(IV4)의 출력신호에 따라 도통상태로 되어 상기 우선권 엔코더(30)의 출력신호를 장치 선택신호(CE1)(CE2)(CE3)로 출력하는 버퍼(BF1~BF3)와, 장치 1, 장치 2 및 장치 3이 모두 비정상일 경우에 상기 앤드 게이트(AND) 및 인버터(IV4)의 출력신호에 따라 도통상태로 되어 미리 정해진 신호를 장치 선택신호(CE1)(CE2)(CE3)로 출력하는 버퍼(BF4~BF6)로 구성됨을 특징으로 하는 삼중화 장치의 선택 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052269A 1995-12-19 1995-12-19 삼중화 장치의 선택 제어회로 KR0179688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052269A KR0179688B1 (ko) 1995-12-19 1995-12-19 삼중화 장치의 선택 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052269A KR0179688B1 (ko) 1995-12-19 1995-12-19 삼중화 장치의 선택 제어회로

Publications (2)

Publication Number Publication Date
KR970058079A true KR970058079A (ko) 1997-07-31
KR0179688B1 KR0179688B1 (ko) 1999-05-15

Family

ID=19441593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052269A KR0179688B1 (ko) 1995-12-19 1995-12-19 삼중화 장치의 선택 제어회로

Country Status (1)

Country Link
KR (1) KR0179688B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020018835A (ko) * 2000-09-04 2002-03-09 김징완 삼중화 입출력장치

Also Published As

Publication number Publication date
KR0179688B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR970058079A (ko) 삼중화 장치의 선택 제어회로
JPH04270383A (ja) 表示制御装置
KR930010723A (ko) 콤퓨터 시스템
JPH098615A (ja) 集積回路
KR920702901A (ko) 프로그램 가능한 논리소자
KR970003644Y1 (ko) 장치 보호 절체회로
JP2721457B2 (ja) 信号切替回路
KR970044891A (ko) 고장진단 장치와 전자 제어장치 사이의 데이타 충돌방지 장치
KR950012059B1 (ko) 전원공급 제어회로
KR940007700A (ko) 마우스 및 키보드의 호환장치
KR960032205A (ko) 원 플러스 원 시스템의 절체 코멘드 제어방법 및 그에 따른 회로
KR950007464B1 (ko) 전가산기
KR960043954A (ko) 전전자교환기에 있어서 스위칭네트워크의 이중화제어회로
KR20040019484A (ko) 입출력 포트 회로
KR920007137B1 (ko) 이중화회로의 자동 및 수동절체장치
SU1524184A1 (ru) Дешифратор с контролем
RU2214041C2 (ru) Многоканальный коммутатор напряжения
RU2010330C1 (ru) Устройство для проверки работоспособности электромагнитов телеграфного аппарата с индикацией неисправности
KR200177511Y1 (ko) 피시에서의 메모리 제어장치
KR970025236A (ko) 전전자 교환기의 가청톤 이중화 전환장치
KR950009456A (ko) 마이크로 콘트롤러의 입출력 제어회로
KR920000138A (ko) 반도체집적회로
JPH0652093A (ja) 双方向バッファ
KR970016981A (ko) 인터럽트 제어회로
KR930015463A (ko) 패킷처리장치의 이중화 패킷버스 선택회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee