KR970055626A - 비터비 디코더의 경로 메트릭 계산회로 - Google Patents
비터비 디코더의 경로 메트릭 계산회로 Download PDFInfo
- Publication number
- KR970055626A KR970055626A KR1019950050547A KR19950050547A KR970055626A KR 970055626 A KR970055626 A KR 970055626A KR 1019950050547 A KR1019950050547 A KR 1019950050547A KR 19950050547 A KR19950050547 A KR 19950050547A KR 970055626 A KR970055626 A KR 970055626A
- Authority
- KR
- South Korea
- Prior art keywords
- path metric
- value
- reference signal
- calculator
- metric calculation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 상승부호화기를 사용하여 채널 코딩을 한 후 비터 비디코더를 사용하여 복호화를 수행할 때 버터비 디코더의 계산량을 줄여 분기 메트릭과 경로 메트릭을 저장하기 위한 메모리수를 줄임과 동시에 전력 소비를 감소시킬 수 있는 비터비 디코더의 경로 메트릭 계산 회로에 관한 것이 바, 그 특징은 현 상태에서 수신된 신호와 이상적인 경우의 수신신호와의 차이를 계산하는 분기 메트릭 계산부와, 상기 분기 메트릭 계산부에서 계산된 값과 이전 상태까지 누적된 경로 메트릭 값을 가산하여 초기부터 현재까지의 수신된 신호와 이상적인 신호와의 차이를 계산하는 제1경로 메트릭 계산부와, 상기 제1경로 메트릭 계산부에 의해 계산된 모든 상태들의 값을 이용하여 임의의 기준신호를 발생시키는 기준신호 계산부와, 상기 기준신호 계산부에 의해 발생된 기준신호보다 큰 값을 갖는 상태의 값을 변형하여 상기 제1경로 메트릭 계산부와는 다른 값을 갖는 제2경로 메트릭값을 발생시키는 제2경로 메트릭 계산부와, 채널에 따라 상기 기준신호 계산부의 기준 신호의 값을 변경하고 기준신호에 일정 범위의 마진을 두어 마진 범위를 만족시키는 경우에만 상기 기준신호 계산부와 제2경로 메트릭 계산부를 제어하여 기준신호에 의해 분기 메트릭 값과 경로 메트릭 값을 변형하는 동작을 수행하도록 제어하는 제어 유니트와, 상기 제2경로 메트릭 계산부에 의해 램의 값을 이용하여 시간마다 0을 제외한 모든 상태의 값을 비교하여 가장 작은 값을 갖는 하나의 상태를 선택하여 출력하는 최소상태 선택부와, 상기 최소상태 선택부에 의해 선택된 상태에서부터 미리 설정된 추적 경로만큼 추적을 수행한 후 비터비 디코더 출력값을 출력하는 추적 및 출력부로 구성함에 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 비터비 디코더의 전체 구성을 보인 블록도.
제3도는 제2도의 제1경로 메트릭 계산부의 일 실시예도.
제4도는 제2도의 기준 신호 계산부의 일 실시예도.
Claims (7)
- 현 상태에서 수신된 신호와 이상적인 경우의 수신신호와의 차이를 계산하는 분기 메트릭 계산부(10)와, 상기 분기 메트릭 계산부에서 계산된 값과 이전 상태까지 누적된 경로 메트릭 값을 가산하여 초기부터 현재까지의 수신된 신호와 이상적인 신호와의 차이를 계산하는 제1경로 메트릭 계산부(21)와, 상기 제1경로 메트릭 계산부에 의해 계산된 모든 상태들의 값을 이용하여 임의의 기준신호를 발생시키는 기준신호 계산부(22)와, 상기 기준신호 계산부에 의해 발생된 기준신호보다 큰 값을 갖는 상태의 값을 변형하여 상기 제1경로 메트릭 계산부와는 다른 값을 갖는 제2경로 메트릭값을 발생시키는제2경로 메트릭 계산부(23)와, 채널에 따라 상기 기준신호 계산부의 기준 신호의 값을 변경하고 기준신호에 일정 범위의 마진을 두어 마진 범위를 만족시키는 경우에만 상기 기준신호 계산부와 제2경로 메트릭 계산부를 제어하여 기준신호에 의해 분기 메트릭 값과 경로 메트릭 값을 변형하는 동작을 수행하도록 제어하는 제어 유니트(24)와, 상기 제2경로 메트릭 계산부에 의해 램의 값을 이용하여 시간마다 "0"을 제외한 모든 상태의 값을 비교하여 가장 작은 값을 갖는 하나의 상태를 선택하여 출력하는 최소상태 선택부(30)와, 상기 최소상태 선택부에 의해 선택된 상태에서부터 미리 설정된 추적 경로만큼 추적을 수행한 후 비터비 디코더 출력값을 출력하는 추적 및 출력부(40)로 구성함을 특징으로 하는 비터비 디코더의 경로 메트릭 계산회로.
- 제1항에 있어서, 상기 제2경로 메트릭 계산부(23)는 분기 메트릭과 경로 메트릭 계산시 기준신호보다 큰 상태의 값을 0으로 설정하는 것을 특징으로 하는 비터비 디코더의 경로 메트릭 계산회로.
- 제1항에 있어서, 상기 제2경로 메트릭 계산부(23)는 경로 메트릭 계산시 0의 분기값이 존재하면 다른 분기값을 사용하는 것을 특징으로 하는 비터비 디코더의 경로 메트릭 계산회로.
- 제1항에 있어서. 상기 기준신호 계산부(22)는 기준 신호를 모든 상태의 값을 더한 후 그 평균값으로 설정하여 사용하는 것을 특징으로 하는 비터비 디코더의 경로 메트릭 계산회로.
- 제1항에 있어서, 상기 기준신호 계산부(22)는 기준신호를 모든 상태의 값을 비교하여 원하는 갯수만큼 카운트하고 최종으로 카운트된 상태의 값으로 설정하여 사용하는 것을 특징으로 하는 비터비 디코더의 경로 메트릭 계산회로.
- 제1항에 있어서, 상기 제어 유니트(24)는 기준신호 계산부에서 만들어지는 기준신호에 일정 마진을 두어 상태의 값이 "0"인 것의 수가 일정한 마진 범위를 넘으면 제2경로 메트릭 계산동작을 수행하지 못하게 제어하는 것을 특징으로 하는 비터비 디코더의 경로 메트릭 계산회로.
- 제1항에 있어서, 상기 제어 유니트(24)는 기준신호 계산부에서 만들어지는 기준 신호와 최소 거리와의 차가 일정한 마진 범위를 넘는 경우에만 제2경로 메트릭 계산동작을 수행시키는 것을 특징으로 하는 비터비 디코더의 경로 메트릭 계산회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950050547A KR0157121B1 (ko) | 1995-12-15 | 1995-12-15 | 비터비 디코더의 경로 메트릭 계산회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950050547A KR0157121B1 (ko) | 1995-12-15 | 1995-12-15 | 비터비 디코더의 경로 메트릭 계산회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970055626A true KR970055626A (ko) | 1997-07-31 |
KR0157121B1 KR0157121B1 (ko) | 1999-02-18 |
Family
ID=19440511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950050547A KR0157121B1 (ko) | 1995-12-15 | 1995-12-15 | 비터비 디코더의 경로 메트릭 계산회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0157121B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970071300A (ko) * | 1996-04-04 | 1997-11-07 | 윌리엄 비. 켐플러 | 비터비 검출기에서 사용하기 위한 메트릭 회로 및 방법 |
KR100580160B1 (ko) * | 1999-09-14 | 2006-05-15 | 삼성전자주식회사 | 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기 |
KR100713568B1 (ko) * | 1998-12-14 | 2007-05-04 | 소니 가부시끼 가이샤 | 디코더 및 디코딩 방법 |
KR100783852B1 (ko) * | 1999-12-23 | 2007-12-10 | 루센트 테크놀러지스 인크 | 신호 처리 방법, 하이브리드 서바이버 메모리 구조 및 복잡성이 감소된 시퀀스 추정기 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6452985B1 (en) * | 1998-03-18 | 2002-09-17 | Sony Corporation | Viterbi decoding apparatus and Viterbi decoding method |
-
1995
- 1995-12-15 KR KR1019950050547A patent/KR0157121B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970071300A (ko) * | 1996-04-04 | 1997-11-07 | 윌리엄 비. 켐플러 | 비터비 검출기에서 사용하기 위한 메트릭 회로 및 방법 |
KR100713568B1 (ko) * | 1998-12-14 | 2007-05-04 | 소니 가부시끼 가이샤 | 디코더 및 디코딩 방법 |
KR100580160B1 (ko) * | 1999-09-14 | 2006-05-15 | 삼성전자주식회사 | 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기 |
KR100783852B1 (ko) * | 1999-12-23 | 2007-12-10 | 루센트 테크놀러지스 인크 | 신호 처리 방법, 하이브리드 서바이버 메모리 구조 및 복잡성이 감소된 시퀀스 추정기 |
Also Published As
Publication number | Publication date |
---|---|
KR0157121B1 (ko) | 1999-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2677900T3 (es) | Codificador y decodificador de audio | |
JP4219551B2 (ja) | 知覚モデルに基づいて信号を符号化する方法および装置 | |
KR930009261A (ko) | 고능률 부호화 신호 처리 장치 | |
CN109792207B (zh) | 信号产生电路以及电源装置 | |
KR970055626A (ko) | 비터비 디코더의 경로 메트릭 계산회로 | |
AU2002363894A1 (en) | Method of optimising the execution of a neural network in a speech recognition system through conditionally skipping a variable number of frames | |
KR960006314A (ko) | 비터비 복호기, 비터비 복호 방법 및 수신 장치 | |
US20010029451A1 (en) | Speech decoding unit and speech decoding method | |
US6792570B2 (en) | Viterbi decoder with high speed processing function | |
KR100311504B1 (ko) | 비터비디코더의스태이트메트릭메모리및이를이용한복호화방법 | |
US7305338B2 (en) | Apparatus and method for concealing erased periodic signal data | |
CN115097889A (zh) | 数字低压差线性稳压电路及方法 | |
CN111130568A (zh) | 一种bch译码器及其译码方法、ecc系统 | |
JP3468350B2 (ja) | 時間比例式制御装置 | |
KR100217042B1 (ko) | 비터비 디코더의 디코딩 처리방법 | |
JP3060970B2 (ja) | パルス幅変調回路 | |
RU2707417C1 (ru) | Адаптивное цифровое прогнозирующее устройство | |
CN110764492B (zh) | 一种多通道开关量信号发生装置及soe事件模拟器 | |
CN114312635B (zh) | 调节设备增量参数的方法、装置、存储介质及电子设备 | |
RU2720218C1 (ru) | Цифровое прогнозирующее устройство | |
SU1746384A2 (ru) | Устройство дл контрол выполнени программ | |
Röbel | Dynamic pattern selection for faster learning and controlled generalization of neural networks. | |
KR100281132B1 (ko) | 비터비 디코더의 어드레스 발생방법 | |
Prieto et al. | Traffic generator using perlin noise | |
JP2002228103A (ja) | ボイラ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |