CN110764492B - 一种多通道开关量信号发生装置及soe事件模拟器 - Google Patents
一种多通道开关量信号发生装置及soe事件模拟器 Download PDFInfo
- Publication number
- CN110764492B CN110764492B CN201911120265.4A CN201911120265A CN110764492B CN 110764492 B CN110764492 B CN 110764492B CN 201911120265 A CN201911120265 A CN 201911120265A CN 110764492 B CN110764492 B CN 110764492B
- Authority
- CN
- China
- Prior art keywords
- control word
- delay
- frequency
- switching value
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0256—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults injecting test signals and analyzing monitored process response, e.g. injecting the test signal while interrupting the normal operation of the monitored system; superimposing the test signal onto a control signal during normal operation of the monitored system
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24065—Real time diagnostics
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Pulse Circuits (AREA)
Abstract
本发明涉及一种多通道开关量信号发生装置及SOE事件模拟器,属于信号模拟技术领域,解决DCS系统的故障、报警信息分辨能力,抗外界干扰能力的验证问题,关量信号发生装置包括控制字产生模块和信号运算模块;控制字产生模块,用于产生相应的频率控制字、占空比控制字和延迟控制字;信号运算模块,用于根据输入的频率控制字,产生设定重复周期的离散锯齿波;根据输入的延迟控制字,产生n个成倍数关系的延迟控制量,得到n路延迟量成倍数关系的离散锯齿波;根据输入的占空比控制字输出延迟量成倍数关系的n路开关量信号。本发明调制方式无限制,易于测试装置高度集成化,降低成本,对硬件要求低,可以低成本实现多通道的DCS系统验证。
Description
技术领域
本发明涉及信号模拟技术领域,尤其是一种多通道开关量信号发生装置及SOE事件模拟器。
背景技术
目前,电厂DCS(Distributed Control System,分布式控制系统)系统都具备SOE(Sequence Of Event,事件顺序记录)功能,对不同区域的DCS记录时间能够分辨至少1ms先后顺序。
在对电厂DCS系统的故障、报警信息分辨能力,抗外界干扰能力验证时,需要一种SOE事件模拟器,产生多个通道、分辨率满足要求的开关量,以模拟正常SOE事件和干扰信号。
但现有测试装置大都功能单一,只具备SOE事件模拟,信号通道有限,不具备每个通道频率、相位、占空比可调,也没有信号调制的能力,且价格昂贵,体积庞大等不足。
发明内容
鉴于上述的分析,本发明旨在提供一种多通道开关量信号发生装置及SOE事件模拟器,解决DCS系统的故障、报警信息分辨能力,抗外界干扰能力的验证问题。
本发明的目的主要是通过以下技术方案实现的:
本发明公开了一种多通道开关量信号发生装置,其特征在于,包括控制字产生模块和信号运算模块;
所述控制字产生模块,用于根据输入的包括频率、占空比和延迟在内的开关量信号参数,在系统时钟的控制下,产生相应的频率控制字FW、占空比控制字DW和延迟控制字PW,输出到所述信号运算模块;
所述信号运算模块,用于根据输入的频率控制字FW,产生设定重复周期的离散锯齿波;根据输入的延迟控制字PW,产生n个成倍数关系的延迟控制量,控制所述离散锯齿波延迟,得到n路延迟量成倍数关系的离散锯齿波;根据输入的占空比控制字DW与每一路延迟量成倍数关系的离散锯齿波数值比较的结果,输出n路开关量信号。
进一步地,所述控制字产生模块包括第一运算器;
进一步地,所述控制字产生模块包括第二运算器;
所述第二运算器,执行运算关系式DW=A×(2N-1),输出占空比控制字DW,A为开关量信号的占空比参数,N为控制字位宽。
进一步地,所述控制字产生模块包括第三运算器;
所述第三运算器,用于判断开关量信号的延迟参数TF的正、负,根据TF的正、负,执行不同的运算关系式,计算并输出延迟控制字PW;
当TF为正时,执行运算关系式PW=fsclk×TF×FW;
当TF为负时,执行运算关系式PW=2N-(fsclk×TF×FW);
其中,fsclk为系统时钟频率,N为控制字位宽。
进一步地,所述信号运算模块包括频率子模块、延迟子模块和占空比子模;
所述频率子模块,用于根据输入的频率控制字FW,产生设定重复周期的离散锯齿波;
所述延迟子模块,用于根据输入的延迟控制字PW,产生n个成倍数的延迟控制量,对所述延迟子模块输出的离散锯齿波进行延迟量控制,得到n路延迟量成倍数关系的离散锯齿波;
所述占空比子模,用于将所述占空比控制字DW,与所述n路延迟量成倍数关系的离散锯齿波进行数值比较;根据数值比较结果,输出n路开关量信号。
进一步地,所述频率子模块为由位宽为N的无进位加法器ADD1和锁存器DFF组成的累加器,由系统时钟控制累加器的累加速度,频率控制字FW控制累加器每次累加的幅度,输出由频率控制字FW决定重复周期的离散锯齿波。
进一步地,所述延迟子模块,包括直连线和n-1个无进位加法器;连接关系包括:
所述频率子模块的输出端通过所述直连线直接连接占空比子模块的输入端;
每个所述无进位加法器的第二被加数输入端均用于获取延迟控制字PW;第一个无进位加法器的第一加数输入端与所述频率子模块的输出端连接,获取所述频率子模块输出的离散锯齿波;后续无进位加法器的第一加数输入端与上一个无进位加法器的和值输出端连接;
所有无进位加法器的和值输出端均连接至占空比子模块。
进一步地,所述占空比子模块包括n个数值比较器,连接关系包括:
每个数值比较器的第一输入端均用于获取占空比控制字DW;
第一个数值比较器的第二输入端与所述延迟子模块的直连线连接,输出端输出第1路开关量信号;
后续n-1个数值比较器的第二输入端分别对应与n-1个所述无进位加法器的和值输出端连接,输出端分别输出第2路至第n路开关量信号。
进一步地,所述输入的包括频率、占空比和延迟在内的开关量信号参数与某一类SOE事件开关量信号参数对应;或者为干扰信号变化规律参数。
本发明还公开了一种SOE事件模拟器,包括多个如上所述的开关量信号发生装置,所述开关量信号发生装置的数量可根据DCS系统的要求扩展;每个开关量信号发生装置连接相同的系统时钟。
本发明有益效果如下:
1、本发明能够模拟正常SOE事件和干扰信号,用于DCS系统的故障、报警信息分辨能力,抗外界干扰能力的验证;
2.每个通道信号频率、相位、占空比可调节,可按要求任意调制方式输出;
3.可满足DCS容量和负荷测试的要求;
4.对硬件要求低,可编程逻辑器件、逻辑门集成电路均可实现,以低成本实现多通道的信号输出,用于DCS系统验证。
附图说明
附图仅用于示出具体实施例的目的,而并不认为是对本发明的限制,在整个附图中,相同的参考符号表示相同的部件。
图1为本发明实施例一中的多通道开关量信号发生装置原理示意图;
图2为本发明实施例一中的离散锯齿波波形比较图;
图3为本发明实施例一中的信号运算模块各子模块的时序示意图;
图4为本发明实施例一中的频率调制输出示意图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例,其中,附图构成本申请一部分,并与本发明的实施例一起用于阐释本发明的原理。
实施例一、
本实施例公开了一种多通道开关量信号发生装置,如图1所示,包括控制字产生模块和信号运算模块;
所述控制字产生模块,用于根据输入的包括频率、占空比和延迟在内的开关量信号参数,在系统时钟的控制下,产生相应的频率控制字FW、占空比控制字DW和延迟控制字PW输出到所述信号运算模块;
所述信号运算模块,用于根据输入的频率控制字FW,产生设定重复周期的离散锯齿波;根据输入的延迟控制字PW,产生n个成倍数关系的延迟控制量,控制所述离散锯齿波延迟,得到n路延迟量成倍数关系的离散锯齿波;将所述占空比控制字DW,分别与所述n路延迟量成倍数关系的离散锯齿波进行数值比较,根据数值比较结果,输出n路开关量信号。
采用上述多通道开关量信号发送装置,所产生的n路开关量信号中的每一路开关量信号的频率、占空比与输入的频率、占空比参数对应,每一路开关量信号的延迟与输入的延迟参数成倍数关系。
在模拟正常SOE事件用于对电厂DCS系统的故障、报警信息分辨能力进行验证时,可以将开关量信号发生装置输入的包括频率、占空比和延迟在内的开关量信号的参数与某一类SOE事件开关量信号参数对应,开关量信号发生装置即模拟输出SOE事件开关量信号,对电厂DCS系统的故障、报警信息分辨能力进行验证;
由于电厂DCS系统的干扰信号是时变的调制信号,在模拟干扰信号对电厂DCS系统的抗干扰能力进行验证时,将开关量信号发生装置输入的包括频率、占空比和延迟在内的开关量信号的参数设置成与干扰信号变化规律相同参数,开关量信号发生装置即模拟输出干扰信号,对电厂DCS系统的抗干扰能力进行验证。
具体的,所述控制字产生模块包括第一运算器、第二运算器和第三运算器;
所述第一运算器,执行运算关系式式中,fsclk为输入的系统时钟频率;N为控制字位宽,fout为频率参数;将输入的频率参数fout(fout为频率值,单位为Hz),转换为频率控制字FW,输出到所述信号运算模块;
所述第二运算器,执行运算关系式DW=A×(2N-1),将输入的占空比参数A(A为百分比值),转换为占空比控制字DW,输出到所述信号运算模块;
所述第三运算器,用于判断延迟参数TF的正、负,并根据延迟参数TF的正、负,执行不同的运算关系式,计算并输出延迟控制字PW;
当TF为正时,执行运算关系式PW=fsclk×TF×FW;将延迟参数TF(TF为时间值,单位为ms),转换为延迟控制字PW,输出到所述信号运算模块进行信号相位超前控制;
当TF为负时,执行运算关系式PW=2N-(fsclk×TF×FW);将延迟参数TF(TF为时间值,单位为ms),转换为延迟控制字PW;输出到所述信号运算模块进行信号相位字后控制。
频率控制字FW、占空比控制字DW和延迟控制字PW的位宽一致均为N。
所述信号运算模块,包括频率子模块、延迟子模块和占空比子模块;
其中,所述频率子模块为由位宽为N的无进位加法器ADD1和锁存器DFF组成的累加器,由系统时钟控制累加器的累加速度,频率控制字FW控制累加器每次累加的幅度,输出由频率控制字FW决定重复周期的离散锯齿波。
具体的,所述ADD1的一个被加数输入端与所述第一运算器的输出端连接,获取频率控制字FW;所述ADD1的和值输出端连接所述锁存器DFF的输入端,所述锁存器DFF的输出端连接所述ADD1的另一个被加数输入端;所述锁存器DFF的时钟端连接系统时钟SCLK,系统时钟SCLK控制累加器的累加速度,系统时钟SCLK的频率为fsclk。
采用位宽为N的无进位加法器ADD1,累加范围为0~2N,由系统时钟控制累加速度,所述频率子模块输出离散锯齿波的重复周期最大为2N/fsclk;
例如,系统时钟频率fsclk=25.000MHz,位宽N=32。可以推算最大输出信号周期为:
按输出信号延迟1ms计算,32位宽理论可实现最多171800个通道的信号输出。
由于每次累加的幅度由频率控制字FW决定,在系统时钟SCLK的值不变时,由频率控制字FW决定重复周期的离散锯齿波,如图2所示,系统时钟SCLK的值不变,FW=50输出的锯齿波的重复周期是FW=100输出的锯齿波的重复周期是的2倍。
所述延迟子模块,根据输入的延迟控制字PW,产生n个成倍数的延迟控制量,对所述延迟子模块输出的离散锯齿波进行延迟量控制,得到n路延迟量成倍数关系的离散锯齿波。
具体的,包括直连线和n-1个无进位加法器ADD2,…,ADDi,…,ADDn;连接关系包括:
每一所述无进位加法器的第二被加数输入端均与所述第三运算器的输出端连接,用于获取延迟控制字PW;第一个无进位加法器的第一加数输入端与所述频率子模块的输出端连接,获取所述频率子模块输出的离散锯齿波;后续无进位加法器的第一加数输入端与上一个无进位加法器的和值输出端连接。
所有无进位加法器的和值输出端均连接至占空比子模块,输出n-1路延迟量成倍数关系的离散锯齿波到占空比子模块;同时所述频率子模块的输出端通过直连线连接占空比子模块的输入端,把无延迟的离散锯齿波直接输出到占空比子模块;共计输出n路延迟量成倍数关系的离散锯齿波到占空比子模块。
具体的,如图1所示,频率子模块的输出端通过直连线连接占空比子模块的输入端,输出无延迟的离散锯齿波;
第一个无进位加法器ADD2的第一被加数输入端与所述频率子模块的输出端连接,获取所述频率子模块输出的离散锯齿波;第二被加数输入端与所述第三运算器的输出端连接,获取延迟控制字PW;和值输出端连接占空比子模块的输入端,输出由1倍延迟控制字PW控制延迟的离散锯齿波;
第二个无进位加法器ADD3的第一被加数输入端与无进位加法器ADD2的连接,第二被加数输入端与所述第三运算器的输出端连接,获取延迟控制字PW;和值输出端连接占空比子模块的输入端,输出由2倍的延迟控制字PW控制延迟的离散锯齿波到占空比子模块;
以此连接方法,后续无进位加法器ADDi的第一加数输入端与上一个无进位加法器ADDi-1的和值输出端连接,第二被加数输入端与所述第三运算器的输出端连接;和值输出端连接占空比子模块的输入端,输出由(i-1)倍的延迟控制字PW控制延迟的离散锯齿波到占空比子模块;
最终产生n个与延迟控制字PW成倍数的延迟控制量,对所述延迟子模块输出的离散锯齿波进行延迟量控制,输出n路延迟量成倍数关系的离散锯齿波到占空比子模块。
所述占空比子模块,将所述占空比控制字DW,与所述n路延迟量成倍数关系的离散锯齿波进行数值比较,输出n路开关量信号;
具体的,包括n个数值比较器COMP1,…,COMPi,…,COMPn,连接关系包括:
每个数值比较器的第一输入端均与所述第二运算器的输出端连接,获取占空比控制字DW;
数值比较器COMP1的第二输入端与所述延迟子模块的直连线连接,接入所述延迟子模块输出的无延迟的离散锯齿波;输出端OUT1输出第一路开关量信号,当所述离散锯齿波的数值大于占空比控制字DW时,数值比较器COMP1的输出端OUT1输出高电平,否则输出低电平。
数值比较器COMP2的第二输入端与无进位加法器ADD2的和值输出端连接,接入所述无进位加法器ADD2输出的由1倍延迟控制字PW控制延迟的离散锯齿波;输出端OUT2输出第二路开关量信号,当所述离散锯齿波的数值大于占空比控制字DW时,数值比较器COMP2的输出端OUT2输出高电平,否则输出低电平。
以此连接方法,后续的数值比较器COMPi与无进位加法器ADDi的和值输出端连接,接入所述无进位加法器ADD2输出的由(i-1)倍延迟控制字PW控制延迟的离散锯齿波;输出端OUTi输出第i路开关量信号,当所述离散锯齿波的数值大于占空比控制字DW时,数值比较器COMPi的输出端OUTi输出高电平,否则输出低电平。
最终输出n路开关量信号,每一路开关量信号的频率、占空比与输入的频率、占空比参数对应,每一路开关量信号的延迟与输入的延迟参数成倍数关系。
所述信号运算模块各子模块输出信号的时序示意图如图3所示。
在本实施例的开关量信号发生装置中,可以将输入的包括频率、占空比和延迟在内的开关量信号的参数与某一类SOE事件开关量信号参数对应,输出频率、占空比和延迟与之对应的开关量信号,从而模拟SOE事件对电厂DCS系统的故障、报警信息分辨能力进行验证;
并且,通过将输入的包括频率、占空比和延迟在内的开关量信号的参数设置成与干扰信号变化规律相同参数,模拟产生干扰信号,对电厂DCS系统的抗干扰能力进行验证;
例如模拟机械开关动作产生的抖动,通过调节频率参数由大到小的变化率来实现输出频率的变化,模拟机械开关交越点的信号抖动情况,如图4所示。频率参数变化带来的频率控制字FW的变化,决定了输出信号调制的方式,如模拟信号输出频率按周期性的正弦变化,FW值以一定速率正弦变化即可。如要求频率键控,FW按二值变化即可。频率参数的变化趋势值可放入存储队列,读出速率决定被调制信号频率。
同样道理,给定要求变化的DW、PW值,实现任意形式的占空比调制、相位调制。
优选的,本实施例中还包括信号存储模块,包括FIFO1、FIFO2和FIFO3;
所述FIFO1连接在第一运算器输出端与频率子模块的输入端之间,用于缓存第一运算器输出的频率控制字FW,并将经过缓存的频率控制字FW输出到频率子模块。
具体的,在模拟某一类频率值固定的SOE事件时,FIFO1中缓存与固定频率值对应的频率字FW;当模拟频率调制的干扰信号时,例如一定频率成周期变化的干扰信号时,FIFO1中缓存与干扰信号调制周期对应的、由第一运算器输出的频率控制字集合;再按顺序将控制字集合中的控制字输出到频率子模块,循环往复产生频率调制的干扰信号。通过在FIFO1中存储与干扰信号调制周期对应的频率控制字集合,可减少第一运算器的反复运算输出重复控制字的运算量,加快了输出信号的反应时间。
所述FIFO2连接在第二运算器输出端与延迟子模块的输入端之间,用于缓存第二运算器输出的延迟控制字PW,将经缓存的延迟控制字PW输出到延迟子模块。
具体的,在模拟某一类延迟值固定的SOE事件时,FIFO2中缓存与固定延迟值对应的延迟控制字PW;当模拟延迟调制的干扰信号时,例如,延迟成周期变化的干扰信号时,FIFO2中缓存与干扰信号延迟调制周期对应的、由第二运算器输出的延迟控制字集合;再按顺序将控制字集合中的控制字输出到延迟子模块,循环往复产生延迟调制的干扰信号。通过在FIFO2中存储与干扰信号延迟调制周期对应的延迟控制字集合,可减少第二运算器的反复运算输出重复控制字的运算量,加快了输出信号的反应时间。
所述FIFO3连接在第三运算器输出端与占空比子模块的输入端之间,用于缓存第三运算器输出的占空比控制字DW,将经缓存的占空比控制字DW输出到占空比子模块。
具体的,在模拟某一类占空比值固定的SOE事件时,FIFO3中缓存与固定占空比值对应的占空比控制字DW;当模拟占空比调制的干扰信号时,例如,占空比成周期变化的干扰信号时,FIFO3中缓存与干扰信号占空比调制周期对应的第三运算器输出的占空比控制字集合;再按顺序将控制字集合中的占空比控制字输出到占空比子模块,循环往复产生占空比调制的干扰信号。通过在FIFO3中存储与干扰信号占空比调制周期对应的占空比控制字集合,可减少第三运算器的反复运算输出重复控制字的运算量,加快了输出信号的反应时间。
本实施例中的多通道开关量信号发生装置包括的控制字产生模块、信号存储模块和信号运算模块;可以是由硬件电路具体实现的硬件模块,或者是使用硬件编程语言在可编程逻辑器件中实现的软件无线电模块,采用哪一种具体的硬件电路形式,或在哪一种可编程逻辑器件中采用何种硬件编辑语言进行编辑实现,都不影响本发明的保护范围。
综上所述,本实施例的开关量信号发生装置能够实现多个通道信号输出,通道频率、相位、占空比可调,输出的信号可按使用者预定的要求进行调制,调制方式无限制,易于测试装置高度集成化,降低成本,对硬件要求低,采用可编程逻辑器件、逻辑门集成电路均可实现,以低成本实现多通道的信号输出,用于DCS系统验证。
实施例二、
本实施例公开了一种SOE事件模拟器,包括多个实施例一所述的开关量信号发生装置,开关量信号发生装置的数量可根据DCS系统的要求扩展;每个开关量信号发生装置连接相同的系统时钟实现同步输出。
每个开关量信号发生装置可根据要求输入设定的包括频率、占空比和延迟在内的开关量信号参数,模拟不同的SOE事件或者模拟产生干扰信号,对电厂DCS系统的故障、报警信息分辨能力、抗干扰能力进行验证,满足DCS功能多样化的测试需求;且每个开关量信号发生装置产出的开关量信号同步,满足DCS容量和负荷测试的要求。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种多通道开关量信号发生装置,其特征在于,包括控制字产生模块和信号运算模块;
所述控制字产生模块,用于根据输入的包括频率、占空比和延迟在内的开关量信号参数,在系统时钟的控制下,由第一运算器产生相应的频率控制字FW,由第二运算器产生占空比控制字DW,由第三运算器产生延迟控制字PW,分别输出到所述信号运算模块;
所述信号运算模块,用于根据输入的频率控制字FW,产生设定重复周期的离散锯齿波;根据输入的延迟控制字PW,产生n个成倍数关系的延迟控制量,控制所述离散锯齿波延迟,得到n路延迟量成倍数关系的离散锯齿波;根据输入的占空比控制字DW与每一路延迟量成倍数关系的离散锯齿波数值比较的结果,输出n路开关量信号;
还包括信号存储模块,包括FIFO1、FIFO2和FIFO3;
所述FIFO1连接在第一运算器输出端与频率子模块的输入端之间,用于缓存第一运算器输出的频率控制字FW,并将经过缓存的频率控制字FW输出到频率子模块;在模拟某一类频率值固定的SOE事件时,FIFO1中缓存与固定频率值对应的频率字FW;当模拟频率调制的干扰信号时,FIFO1中缓存与干扰信号调制周期对应的、由第一运算器输出的频率控制字集合;再按顺序将控制字集合中的控制字输出到频率子模块,循环往复产生频率调制的干扰信号;
所述FIFO2连接在第二运算器输出端与延迟子模块的输入端之间,用于缓存第二运算器输出的延迟控制字PW,将经缓存的延迟控制字PW输出到延迟子模块;在模拟某一类延迟值固定的SOE事件时,FIFO2中缓存与固定延迟值对应的延迟控制字PW;当模拟延迟调制的干扰信号时,FIFO2中缓存与干扰信号延迟调制周期对应的、由第二运算器输出的延迟控制字集合;再按顺序将控制字集合中的控制字输出到延迟子模块,循环往复产生延迟调制的干扰信号;
所述FIFO3连接在第三运算器输出端与占空比子模块的输入端之间,用于缓存第三运算器输出的占空比控制字DW,将经缓存的占空比控制字DW输出到占空比子模块;在模拟某一类占空比值固定的SOE事件时,FIFO3中缓存与固定占空比值对应的占空比控制字DW;当模拟占空比调制的干扰信号时,FIFO3中缓存与干扰信号占空比调制周期对应的第三运算器输出的占空比控制字集合;再按顺序将控制字集合中的占空比控制字输出到占空比子模块,循环往复产生占空比调制的干扰信号。
3.根据权利要求1所述的开关量信号发生装置,其特征在于,所述控制字产生模块包括第二运算器;
所述第二运算器,执行运算关系式DW=A×(2N-1),输出占空比控制字DW,A为开关量信号的占空比参数,N为控制字位宽。
4.根据权利要求1所述的开关量信号发生装置,其特征在于,
所述控制字产生模块包括第三运算器;
所述第三运算器,用于判断开关量信号的延迟参数TF的正、负,根据TF的正、负,执行不同的运算关系式,计算并输出延迟控制字PW;
当TF为正时,执行运算关系式PW=fsclk×TF×FW;
当TF为负时,执行运算关系式PW=2N-(fsclk×TF×FW);
其中,fsclk为系统时钟频率,N为控制字位宽。
5.根据权利要求1-4任一所述的开关量信号发生装置,其特征在于,
所述信号运算模块包括频率子模块、延迟子模块和占空比子模;
所述频率子模块,用于根据输入的频率控制字FW,产生设定重复周期的离散锯齿波;
所述延迟子模块,用于根据输入的延迟控制字PW,产生n个成倍数的延迟控制量,对所述延迟子模块输出的离散锯齿波进行延迟量控制,得到n路延迟量成倍数关系的离散锯齿波;
所述占空比子模,用于将所述占空比控制字DW,与所述n路延迟量成倍数关系的离散锯齿波进行数值比较;根据数值比较结果,输出n路开关量信号。
6.根据权利要求5所述的开关量信号发生装置,其特征在于,
所述频率子模块为由位宽为N的无进位加法器ADD1和锁存器DFF组成的累加器,由系统时钟控制累加器的累加速度,频率控制字FW控制累加器每次累加的幅度,输出由频率控制字FW决定重复周期的离散锯齿波。
7.根据权利要求5所述的开关量信号发生装置,其特征在于,
所述延迟子模块,包括直连线和n-1个无进位加法器;连接关系包括:
所述频率子模块的输出端通过所述直连线直接连接占空比子模块的输入端;
每个所述无进位加法器的第二被加数输入端均用于获取延迟控制字PW;第一个无进位加法器的第一加数输入端与所述频率子模块的输出端连接,获取所述频率子模块输出的离散锯齿波;后续无进位加法器的第一加数输入端与上一个无进位加法器的和值输出端连接;
所有无进位加法器的和值输出端均连接至占空比子模块。
8.根据权利要求7所述的开关量信号发生装置,其特征在于,
所述占空比子模块包括n个数值比较器,连接关系包括:
每个数值比较器的第一输入端均用于获取占空比控制字DW;
第一个数值比较器的第二输入端与所述延迟子模块的直连线连接,输出端输出第1路开关量信号;
后续n-1个数值比较器的第二输入端分别对应与n-1个所述无进位加法器的和值输出端连接,输出端分别输出第2路至第n路开关量信号。
9.根据权利要求8所述的开关量信号发生装置,其特征在于,所述输入的包括频率、占空比和延迟在内的开关量信号参数与某一类SOE事件开关量信号参数对应;或者为干扰信号变化规律参数。
10.一种SOE事件模拟器,其特征在于,包括多个如权利要求1-9任一所述的开关量信号发生装置,所述开关量信号发生装置的数量可根据DCS系统的要求扩展;每个开关量信号发生装置连接相同的系统时钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911120265.4A CN110764492B (zh) | 2019-11-15 | 2019-11-15 | 一种多通道开关量信号发生装置及soe事件模拟器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911120265.4A CN110764492B (zh) | 2019-11-15 | 2019-11-15 | 一种多通道开关量信号发生装置及soe事件模拟器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110764492A CN110764492A (zh) | 2020-02-07 |
CN110764492B true CN110764492B (zh) | 2021-06-29 |
Family
ID=69337954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911120265.4A Active CN110764492B (zh) | 2019-11-15 | 2019-11-15 | 一种多通道开关量信号发生装置及soe事件模拟器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110764492B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1685592A (zh) * | 2002-11-19 | 2005-10-19 | 大动力有限公司 | 提供数字脉宽调制的系统和方法 |
CN104734700A (zh) * | 2013-12-18 | 2015-06-24 | 英特尔Ip公司 | 用于产生具有可选频率的合成信号的电路,方法和合成器 |
WO2017207197A1 (de) * | 2016-05-30 | 2017-12-07 | Dspace Digital Signal Processing And Control Engineering Gmbh | Überprüfungsvorrichtung |
CN107976598A (zh) * | 2017-12-08 | 2018-05-01 | 囯网河北省电力有限公司电力科学研究院 | 智能变电站线路故障后丢失soe信号的测试方法 |
CN109617540A (zh) * | 2018-11-28 | 2019-04-12 | 北京宏动科技有限公司 | 一种信号延时装置 |
WO2019157559A1 (en) * | 2018-02-15 | 2019-08-22 | Saluda Medical Pty Limited | Power efficient stimulators |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640165A (en) * | 1995-06-07 | 1997-06-17 | Hughes Electronics | Range cell formation processing |
US7459951B2 (en) * | 2006-02-22 | 2008-12-02 | Exar Corporation | Self-calibrating digital pulse-width modulator (DPWM) |
US7667625B2 (en) * | 2007-02-28 | 2010-02-23 | Exar Corporation | Universal and fault-tolerant multiphase digital PWM controller for high-frequency DC-DC converters |
CN101504861A (zh) * | 2009-03-16 | 2009-08-12 | 东南大学 | 全数字延时锁定环电路 |
CN102075166A (zh) * | 2009-11-20 | 2011-05-25 | 王晨 | 一种基于dds的高精度任意波形发生器 |
CN102088279B (zh) * | 2010-11-30 | 2013-03-27 | 清华大学 | 数字延时触发器 |
US9024485B2 (en) * | 2012-01-04 | 2015-05-05 | General Electric Company | Device to verify sequence of events data collection in a control system |
CN103166904B (zh) * | 2013-03-27 | 2016-06-01 | 中国科学院自动化研究所 | 一种多路载波光信号的并行发射方法及系统 |
CN104021059A (zh) * | 2014-04-26 | 2014-09-03 | 广西电网公司电力科学研究院 | 一种事件顺序记录测试信号产生系统及其产生方法 |
CN108668399B (zh) * | 2017-03-29 | 2020-06-23 | 京东方科技集团股份有限公司 | 信号生成电路及信号生成方法、发光装置驱动电路及显示装置 |
CN109696821B (zh) * | 2018-12-14 | 2020-03-27 | 中国科学技术大学 | 两级数字时间转换器 |
-
2019
- 2019-11-15 CN CN201911120265.4A patent/CN110764492B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1685592A (zh) * | 2002-11-19 | 2005-10-19 | 大动力有限公司 | 提供数字脉宽调制的系统和方法 |
CN104734700A (zh) * | 2013-12-18 | 2015-06-24 | 英特尔Ip公司 | 用于产生具有可选频率的合成信号的电路,方法和合成器 |
WO2017207197A1 (de) * | 2016-05-30 | 2017-12-07 | Dspace Digital Signal Processing And Control Engineering Gmbh | Überprüfungsvorrichtung |
CN107976598A (zh) * | 2017-12-08 | 2018-05-01 | 囯网河北省电力有限公司电力科学研究院 | 智能变电站线路故障后丢失soe信号的测试方法 |
WO2019157559A1 (en) * | 2018-02-15 | 2019-08-22 | Saluda Medical Pty Limited | Power efficient stimulators |
CN109617540A (zh) * | 2018-11-28 | 2019-04-12 | 北京宏动科技有限公司 | 一种信号延时装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110764492A (zh) | 2020-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2516347A1 (en) | Hdl co-simulation in a high-level modeling system | |
CN101689852B (zh) | 具有经改善的脉宽调制频率分辨率的系统、方法及设备 | |
JP2018101869A (ja) | 遅延回路、カウント値生成回路および物理量センサー | |
JP4842989B2 (ja) | プライオリティエンコーダならびにそれを利用した時間デジタル変換器、試験装置 | |
CN102262172B (zh) | 电力监测装置 | |
CN110764492B (zh) | 一种多通道开关量信号发生装置及soe事件模拟器 | |
Kiffe et al. | Automated generation of a FPGA-based oversampling model of power electronic circuits | |
US4334281A (en) | Command generation system for generating a smooth command signal | |
CN111352085A (zh) | 脉冲多普勒雷达信号处理性能及计算资源使用判定系统 | |
JPH05291891A (ja) | 一次乱数パルス列発生回路装置 | |
CN110597084A (zh) | 风电场仿真测试方法、装置和风电场仿真模型 | |
RU2680217C1 (ru) | Цифровое прогнозирующее устройство | |
RU2626338C1 (ru) | Адаптивное цифровое сглаживающее и прогнозирующее устройство | |
CN108227803B (zh) | 一种动态负载电流的模拟装置 | |
Kundert | Accurate Fourier analysis for circuit simulators | |
CN114326494A (zh) | 超导量子计算机的量子测控系统和方法 | |
JP2576585B2 (ja) | パルス発生装置 | |
CN108650069B (zh) | 一种序列生成方法及系统 | |
RU2446461C2 (ru) | Цифровое прогнозирующее устройство | |
Chen et al. | Performance evaluation of embedded system based on behavior expressions | |
US20220408186A1 (en) | Device for generating a control signal for an electrical system | |
Pongratananukul et al. | Cosimulation for verification of digital control implementation | |
RU2729499C1 (ru) | Способ дискретного управления линейным объектом с ограничением управления | |
CN1321402C (zh) | 一种音效仿真装置及方法 | |
US11316527B2 (en) | AD converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |