Claims (11)
반도체 기판 상에 스트레스 버퍼층 및 산화 방지층이 순차적으로 적층된 다층 구조의 일부분을 제거함으로써 비활성 영역의 반도체 기판을 노출 시키는 개구부를 형성하는 제1단계; 상기 개구부 양측의 상기 다층 구조를 식각함으로써 상기 개구부에 인전한 상기 다층 구조의 상부 모서리를 둥글게 형성하는 제2단계; 및 상기 개구부에 의해 노출된 상기 반도체 기판을 식각함으로써 상기 반도체 기판에 트랜치를 형성하는 제3단계를 포함하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.A first step of forming an opening for exposing the semiconductor substrate in the inactive region by removing a portion of the multilayer structure in which the stress buffer layer and the antioxidant layer are sequentially stacked on the semiconductor substrate; A second step of roundly forming an upper edge of the multi-layer structure which has entered the opening by etching the multi-layer structure on both sides of the opening; And forming a trench in the semiconductor substrate by etching the semiconductor substrate exposed by the opening.
제1항에 있어서, 상기 다층 구조에서, 스트레스 버퍼층은 실리콘 산화물로 형성하고, 상기 산화 방지층은 실리콘 질화물로 형성하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.The method of claim 1, wherein in the multilayer structure, the stress buffer layer is formed of silicon oxide, and the antioxidant layer is formed of silicon nitride.
제1항에 있어서, 상기 제2단계의 식각은 스퍼터링 식각 방식, 고주파(Rf) 플라즈마 식각 방식 및 ECR식각 방식 중 어느 하나의 방식으로 진행하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.The method of claim 1, wherein the etching of the second step is performed by any one of a sputtering etching method, a high frequency (Rf) plasma etching method, and an ECR etching method.
제1항에 있어서, 상기 제2단계의 식각에 의하여 상기 개구부에 의해 노출된 상기 반도체 기판의 상부에 바닥이 둥글고 깊이가 얕은 식각부를 형성하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.The method of claim 1, wherein an etched portion having a rounded bottom and a shallow depth is formed on the semiconductor substrate exposed by the opening by the etching of the second step.
제1항에 있어서, 상기 산화 방지층 상에 식각 방지층을 더 적층하여 상기 다층 구조를 형성하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.The method of claim 1, further comprising forming an multilayer structure by further stacking an etch stop layer on the antioxidant layer.
제5항에 있어서, 상기 식각 방지층은 실리콘 산화물로 형성하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.The method of claim 5, wherein the etch stop layer is formed of silicon oxide.
제5항에 있어서, 상기 제2단계의 식각시, 상기 식각 방지층을 완전히 제거하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.The method of claim 5, wherein, during the etching of the second step, the etch stop layer is completely removed.
제1항에 있어서, 상기 제3단계 이후에 상기 트랜치의 내측벽을 산화하여 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.The method of claim 1, further comprising, after the third step, oxidizing an inner wall of the trench to form an insulating layer.
제1항 및 제8항 중 어느 하나의 항에 있어서, 상기 트랜치의 내부에 절연물질을 채우는 단계 및 상기 절연물질의 상부면을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.The semiconductor device of claim 1, further comprising filling an insulating material in the trench and planarizing an upper surface of the insulating material. Separation method.
제9항에 있어서, 상기 절연 물질은 실리콘 글래스, 불순물이 도핑된 실리콘 글래스 및 폴리실리콘 중 어느 하나 물질로 형성하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.10. The method of claim 9, wherein the insulating material is formed of any one of silicon glass, doped silicon glass, and polysilicon.
제9항에 있어서, 상기 평탄화하는 에치백 방식, 화학 기계적 연마 방식 중 어느 하나의 방법으로 진행하는 것을 특징으로 하는 트랜치를 이용한 반도체 소자의 분리 방법.10. The method of claim 9, wherein the planarization is performed by any one of the planarized etch back method and chemical mechanical polishing method.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.