KR100235951B1 - Method of forming a device isolation film of semiconductor device - Google Patents

Method of forming a device isolation film of semiconductor device Download PDF

Info

Publication number
KR100235951B1
KR100235951B1 KR1019970028676A KR19970028676A KR100235951B1 KR 100235951 B1 KR100235951 B1 KR 100235951B1 KR 1019970028676 A KR1019970028676 A KR 1019970028676A KR 19970028676 A KR19970028676 A KR 19970028676A KR 100235951 B1 KR100235951 B1 KR 100235951B1
Authority
KR
South Korea
Prior art keywords
oxide film
trench
forming
film
thermal
Prior art date
Application number
KR1019970028676A
Other languages
Korean (ko)
Other versions
KR19990004549A (en
Inventor
장세억
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970028676A priority Critical patent/KR100235951B1/en
Publication of KR19990004549A publication Critical patent/KR19990004549A/en
Application granted granted Critical
Publication of KR100235951B1 publication Critical patent/KR100235951B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 반도체 기판의 하부가 노출되는 일정의 깊이의 트랜치를 형성한 다음 트랜치 표면에 두 차례의 산화공정을 거쳐 열산화막을 형성하는데 일차로 제1산화공정시 700~1040℃온도에서 일정 두께의 열산화막을 형성하고, 이차로 제2산화공정시 1050~1100℃온도에서 나머지 두께의 열산화막을 형성하여 트랜치를 매립하는 O₃-TEOS-산화막증착시 트랜치 바닥에서의 ＂산화막 미성장 현상＂을 방지하고 공극(Void)발생을 억제하여 저온 산화에 의한 게이트산화막 열화 및 접합 특성 열화를 개선시킬 수 있는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a device isolation film of a semiconductor device, wherein the first oxide is first formed by forming a trench having a predetermined depth through which a lower portion of the semiconductor substrate is exposed, and then forming a thermal oxide film through two oxidation processes on the trench surface. Trench during deposition of O₃-TEOS-oxide deposited to form a thermal oxide film with a certain thickness at 700 ~ 1040 ℃ during the process, and to form a thermal oxide film with the remaining thickness at 1050 ~ 1100 ℃ during the second oxidation process. The present invention relates to a technology that can prevent gate oxide film growth and deterioration of the gate oxide film due to low temperature oxidation and deterioration of bonding characteristics by preventing the 'no oxide growth phenomenon' at the bottom.

Description

반도체 소자의 소자분리막 제조방법Device Separation Method of Semiconductor Device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 트랜치 표면에 열산화막 형성시 일정 온도에서 두차례의 산화공정을 실시하여 열산화막을 형성함으로써 트랜치 바닥에서의 ＂산화막 미성장 현상＂을 방지하고 공극(Void) 발생을 억제하여 저온 산화에 의한 게이트산화막 열화 및 접합 특성 열화를 개선시킬 수 있는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, when a thermal oxide film is formed on a trench surface, two oxidation processes are performed at a predetermined temperature to form a thermal oxide film to prevent “no oxide growth phenomenon” at the bottom of the trench and to prevent voids. The present invention relates to a technique capable of suppressing (Void) generation to improve the gate oxide film degradation and bonding characteristics deterioration due to low temperature oxidation.

일반적으로, 반도체소자는 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성 영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.In general, a semiconductor device is composed of an active region in which devices such as a transistor or a capacitor are formed, and an isolation region separating the active regions so that the operation of the devices does not interfere with each other.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.Recently, with the trend toward higher integration of semiconductor devices, efforts have been made to reduce the area of device isolation regions, which occupy a large area in semiconductor devices.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 실리콘 반도체 기판을 열산화시키는 통상의 LOCOS 방법이나, 반도체기판상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX)방법 그리고 반도체 기판에 트랜치를 형성하고 이를 절연물질로 메우는 트랜치(trench)분리 등의 방법이 사용되고 있다.As a method of manufacturing the device isolation region, a conventional LOCOS method for thermally oxidizing a silicon semiconductor substrate using a nitride film pattern as a mask, a SEFOX method for thermally oxidizing a separate polysilicon layer stacked on a semiconductor substrate, and Trench isolation is used to form trenches in semiconductor substrates and fill them with insulating materials.

그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리면적이 크고, 경계면에 버즈빅이 생성되어 기판 스트레스에 의한 격자 결함이 발생되는 단점이 있다.Among them, the LOCOS method is widely used due to its relatively simple process, but has a disadvantage in that a large device isolation area and a burj bic are generated at the interface, thereby causing lattice defects due to substrate stress.

도1a 내지 도1e는 종래 기술에 따른 반도체 소자의 소자분리막 제조공정도이다.1A to 1E are diagrams illustrating a process of fabricating an isolation layer of a semiconductor device according to the related art.

먼저, 반도체 기판(1) 상부에 패드산화막(3)과 질화막(5)을 순차적으로 형성한 다음, 소자 분리용 마스크를 이용하여 상기 반도체 기판(1)이 노출될때까지 식각하여 질화막(5)패턴과 패드산화막(3)패턴을 형성한다.(도 1a 참조)First, the pad oxide film 3 and the nitride film 5 are sequentially formed on the semiconductor substrate 1, and then etched until the semiconductor substrate 1 is exposed using a device isolation mask to pattern the nitride film 5. And a pad oxide film 3 pattern are formed (see FIG. 1A).

다음, 상기 패턴(5,3)들을 식각장벽으로 이용한 건식공정으로 식각하여 상기 반도체 기판(1)에 소정 깊이의 트랜치(7)을 형성한다.Next, a trench 7 having a predetermined depth is formed in the semiconductor substrate 1 by etching the dry process using the patterns 5 and 3 as an etch barrier.

이때, 건식식각시 상기 트랜치(7)의 바닥에는 질화막성 폴리머(P1)가 형성된다.(도 1b 참조)At this time, a nitride film P 1 is formed at the bottom of the trench 7 during dry etching (see FIG. 1B).

그 다음, 열산화공정으로 상기 트랜치(7) 표면에 일정 두께의 열산화막(9)을 형성한다.Then, a thermal oxidation film 9 having a predetermined thickness is formed on the surface of the trench 7 by a thermal oxidation process.

이때, 상기 열산화시 1050℃이상에서 실시하면 상기 폴리머(P1)가 열산화적으로 활성화되어 순간적으로 SiN 계열의 산화장벽물질(P2)로 변태 (phasetransformation)된다. (도 1c 참조)In this case, when the thermal oxidation is performed at 1050 ° C. or higher, the polymer (P 1 ) is thermally oxidatively activated to instantly transform into a SiN-based oxide barrier material (P 2 ). (See Figure 1C)

다음, 상기 트랜치(7)를 매립하는 일정 두께의 O3-TEOS-산화막(11)을 형성한다.Next, an O 3 -TEOS-oxide film 11 having a predetermined thickness filling the trench 7 is formed.

이때, 상기 O3-TEOS-산화막(11)은 하지의존성이 매우 큰 물질이기 때문에 산화장벽물질(P2)의 존재로 인하여 상기 트랜치(7)바닥에는 상기 O3-TEOS-산화막(11)증착이 지연되어 상기 트랜치 중앙부위에 공극(viod, P3)이 생성된다.(도 1d 참조)At this time, since the O 3 -TEOS oxide layer 11 is a material having a very large dependency on the ground, the O 3 -TEOS oxide layer 11 is deposited on the bottom of the trench 7 due to the presence of the oxide barrier material P 2 . This delay creates voids (P 3 ) in the center of the trench (see FIG. 1D).

다음, CMP(chemical mechanical polishing이하, CMP) 연마공정을 실시하여 소자분리 공정을 완료한다.Next, a chemical mechanical polishing (CMP) polishing process is performed to complete the device isolation process.

이때, 상기 CMP공정으로 상기 질화막(5)과 패드산화막(3)을 제거하였을때, 상기 트랜치(7) 중앙 부위의 공극(P3)은 더욱 확대된다.(도1e 참조)At this time, when the nitride film 5 and the pad oxide film 3 are removed by the CMP process, the gap P 3 in the central portion of the trench 7 is further enlarged (see FIG. 1E).

상기와 같은 종래 기술에 따르면, 트랜치 식각공정에서 발생되는 질화막성폴리머(P1)는 외부로 방출되거나 협곡형상의 필드영역에 재증착 되는데, 특히 주변 회로지역에서는 외부로 방출되는 양이 적어 더욱 쉽게 질화막성 폴리머(P1)가 남게된다.According to the prior art as described above, the nitride polymer P 1 generated in the trench etching process is discharged to the outside or redeposited in the canyon-shaped field region, especially in the peripheral circuit region because the amount is less emitted to the outside The nitride film P 1 remains.

특히, 상기 질화막성 폴리머는 트랜치 바닥과 화학적으로 결합되어있기 때문에 통상적인 습식 세정공정으로 제거되지 않는 특성을 갖고 있다.In particular, since the nitride polymer is chemically bonded to the trench bottom, the nitride polymer has a property of being not removed by a conventional wet cleaning process.

또한, 트랜치 소자분리 방법에서는 O3-TEOS-산화막으로 트랜치를 매립하기 전에 반도체 기판과 직접 접촉되는 것을 방지하기 위해 반도체 기판을 열적으로 산화시켜 열산화막을 먼저 형성하게 되는데, 열산화막 성장온도가 높을수록 후속공정에서 형성되는 게이트산화막의 신뢰성이 향상되며 접합특성도 향상되게 된다.In addition, in the trench isolation method, a thermal oxide layer is first formed by thermally oxidizing the semiconductor substrate to prevent direct contact with the semiconductor substrate before filling the trench with the O 3 -TEOS oxide layer. The higher the reliability of the gate oxide film formed in the subsequent process, the better the bonding characteristics.

따라서, 상기 열산화막은 가능하면 높은 온도에서 실시하는 것이 바람직하다.Therefore, the thermal oxide film is preferably carried out at a high temperature if possible.

그러나, 트랜치 식각공정에서 질화막성 폴리머가 주변회로 지역의 필드영역홈 바닥에 남아 있을 때 열산화 공정을 1050℃이상에서 실시하면 상기 폴리머(P1)가 열산화 적으로 활성화되어 순간적으로 SiN 계열의 산화장벽물질(P2)로 변태된다.However, in the trench etching process, when the nitriding polymer remains at the bottom of the field region groove in the peripheral circuit area, if the thermal oxidation process is performed at 1050 ° C. or higher, the polymer (P 1 ) is thermally oxidized to instantly activate It transforms into an oxide barrier material (P 2 ).

이 경우, 트랜치 바닥에는 열산화막이 성장하지 않은 '산화막 미성장 현상'이 발생된다.In this case, a 'no oxide growth phenomenon' occurs in the trench bottom where no thermal oxide film is grown.

그 결과, 상기 O3-TEOS-산화막은 하지의존성이 매우 큰 물질이기 때문에 산화장벽물질(P2)의 존재로 인하여 상기 트랜치 바닥에는 상기 O3-TEOS-산화막 증착이 지연되어 상기 트랜치 중앙 부위에 공극(void,P3)이 생성된다.As a result, since the O 3 -TEOS oxide is a highly dependent material, the deposition of the O 3 -TEOS oxide is delayed at the bottom of the trench due to the presence of an oxide barrier material (P 2 ). Voids P 3 are created.

그리고, 상기 공극이 생성되면 CMP 공정으로 상기 질화막과 패드산화막을 제거하였을 때, 상기 트랜치 중앙 부위의 공극(P3)은 더욱 확대된다.When the voids are generated, when the nitride layer and the pad oxide layer are removed by the CMP process, the pores P 3 of the central portion of the trench are further enlarged.

따라서, 종래의 트랜치 소자분리방법에서 상기 공극문제를 해결하기 위해서는 열산화막의 성장온도를 1050℃ 미만에서 실시해야 하는데, 이런 경우 게이트산화막의 신뢰성 및 접합 특성이 열화되는 문제점이 있다.Therefore, in order to solve the gap problem in the conventional trench device isolation method, the growth temperature of the thermal oxide film should be performed at less than 1050 ° C. In this case, there is a problem in that the reliability and bonding characteristics of the gate oxide film are deteriorated.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판의 하부가 노출되는 일정 깊이의 트랜치를 형성한 다음 트랜치 표면에 두차례의 산화공정을 거쳐 열산화막을 형성하는데, 일차로 제1산화공정시 700~1040℃온도에서 일정 두께의 열산화막을 형성하고, 이차로 제2산화공정시 1050~1100℃온도에서 나머지 두께의 열산화막을 형성하여 트랜치를 매립하는 O3-TEOS-산화막 증착시 트랜치 바닥에서의 ＂산화막 미성장 현상＂을 방지하고 공극(Viod) 발생을 억제하여 저온 산화에 의한 게이트산화막 열화 및 접합 특성 열화를 개선시킬 수 있는 반도체 소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems, forming a trench of a predetermined depth to expose the lower portion of the semiconductor substrate and then to form a thermal oxide film through the oxidation process two times on the trench surface, the first oxidation process Trench at the time of deposition of O 3 -TEOS-oxide which fills the trench by forming a thermal oxide film having a certain thickness at a temperature of 700 to 1040 ° C., and a thermal oxide film having a remaining thickness at a temperature of 1050 to 1100 ° C. in a second oxidation process. It is an object of the present invention to provide a method for fabricating a device isolation layer of a semiconductor device, which can prevent the 'no oxide film growth phenomenon' from the bottom and suppress the generation of voids, thereby improving the gate oxide film deterioration and the deterioration of bonding characteristics due to low temperature oxidation. .

제1a도 내지 제1e도는 종래 기술에 따른 반도체 소자의 소자 분리막 제조공정도.1A through 1E are diagrams illustrating a process of fabricating an isolation layer of a semiconductor device according to the prior art.

제2a도 내지 제2d도는 본 발명에 다른 반도체 소자의 소자분리막 제조공정도.2a to 2d is a device isolation film manufacturing process diagram of a semiconductor device according to the present invention.

제3도는 본 발명에 따른 열산화막 형성시 산화 공정에서의 온도와 시간에 따른 그래프.3 is a graph of temperature and time in an oxidation process during thermal oxide film formation according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 20 : 반도체 기판 3, 22 : 패드산화막1, 20: semiconductor substrate 3, 22: pad oxide film

5, 24 : 질화막 7, 26 :트랜치5, 24: nitride film 7, 26: trench

9, 28 : 열산화막 11, 30 : O₃-TEOS-산화막9, 28: thermal oxide film 11, 30: O₃-TEOS oxide film

P1: 질화막성 폴리머 P2: 산화장벽물질P 1 : nitride film P 2 : oxide barrier material

P3: O3-TEOS-산화막내의 공극 S1: 제1산화P 3 : Pore in O 3 -TEOS-oxide film S 1 : First oxidation

S2: 제2산화S 2 : secondary oxidation

상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 소자분리막 제조방법은 반도체기판 상부에 패드산화막과 질화막을 순차적으로 형성하는 공정과, 소자분리용 마스크를 이용하여 반도체 기판이 노출될때까지 식각하여 질화막패턴과 패드산화막패턴을 형성하는 공정과, 상기 패턴들을 식각장벽으로 이용하여 반도체 기판에 소정 깊이의 트랜치를 형성하는 공정과, 두차례의 열산화공정을 실시하여 상기 트랜치 표면에 열산화막을 형성하는 공정과, 상기 트랜치를 매립하는 일정 두께의 O3-TEOS-산화막을 형성하는 공정과, 상기 구조의 전표면에 CMP 공정을 실시하는 공정을 포함하는 것을 특징으로 한다.In order to achieve the above object, a device isolation film manufacturing method of a semiconductor device according to the present invention includes a step of sequentially forming a pad oxide film and a nitride film on an upper surface of a semiconductor substrate, and etching the nitride film by etching until the semiconductor substrate is exposed using a device separation mask. Forming a thermal oxide film on the surface of the trench by forming a pattern and a pad oxide film pattern, forming a trench having a predetermined depth in the semiconductor substrate using the patterns as an etch barrier, and performing two thermal oxidation processes. And forming a O 3 -TEOS oxide film having a predetermined thickness filling the trench, and performing a CMP process on the entire surface of the structure.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

먼저, 반도체 기판(20) 상부에 패드산화막(22)과 질화막(24)을 순차적으로 형성한다.First, the pad oxide film 22 and the nitride film 24 are sequentially formed on the semiconductor substrate 20.

다음, 소자분리용 마스크를 이용하여 상기 반도체 기판(22)이 노출될때까지 식각하여 질화막(24)패턴과 패드산화막(22)패턴을 형성한다.Next, the semiconductor substrate 22 is etched using the device isolation mask to form the nitride layer 24 pattern and the pad oxide layer 22 pattern.

그 다음, 상기 패턴(24,22)들을 식각장벽으로 이용하여 상기 반도체 기판(20)에 소정 깊이의 트랜치(26)를 형성한다.A trench 26 having a predetermined depth is formed in the semiconductor substrate 20 by using the patterns 24 and 22 as an etch barrier.

이때, 주변회로 영역의 상기 트랜치(26)의 바닥에는 질화막성 폴리머(P1)가 형성된다.(도2a 참조)In this case, a nitride film P 1 is formed at the bottom of the trench 26 in the peripheral circuit region (see FIG. 2A).

다음, 두 차례의 제1,2열산화공정을 실시하여 상기 트랜치(26)표면에 100~500Å 두께의 열산화막(28)을 건식 또는 습식공정으로 형성한다Next, two first and second thermal oxidation processes are performed to form a thermal oxidation film 28 having a thickness of 100 to 500 kPa on the surface of the trench 26 by a dry or wet process.

이때, 일차로 상기 제1산화공정시 700~1040℃온도에서 상기 열산화막(28)을 100~250Å두께로 형성한다.At this time, the thermal oxidation film 28 is formed to have a thickness of 100 to 250 kPa at a temperature of 700 to 1040 ° C. during the first oxidation process.

여기서, 상기 제1열산화 공정을 1040℃온도 이하에서 실시하는 이유는 산화막의 미성장 현상없이 열산화막(28)을 형성하기 위함이며, 상기 트랜치(26)바닥에 질화막성 폴리머(P2)가 남아 있더라도 제1산화공정을 1040℃온도 이하에서 실시하면 열적으로 활성화되지 않기 때문에 폴리머가 산화장벽으로 변태되지 않은 상태를 유지하게 된다.The reason why the first thermal oxidation process is performed at a temperature below 1040 ° C. is to form a thermal oxide film 28 without a phenomenon in which an oxide film is not grown, and a nitride polymer P 2 is formed on the bottom of the trench 26. Even though the first oxidation process is performed at a temperature below 1040 ° C., the polymer is not thermally activated, so that the polymer is not transformed into an oxidation barrier.

그리고, 상기 질화막성 폴리머(P2)그 자체는 산화장벽 역활을 하는 물질이 아니기 때문에 상기 트랜치(26) 바닥에도 열산화막(28)이 정상적으로 성장한다.In addition, since the nitride film P 2 itself is not a material that functions as an oxide barrier, the thermal oxide film 28 normally grows on the bottom of the trench 26.

이때, 상기 폴리머내의 질소(N)성분은 제1산화공정시 열산화막(28)과 반도체 기판(20)의 계면에 적층된다.At this time, the nitrogen (N) component in the polymer is deposited at the interface between the thermal oxide film 28 and the semiconductor substrate 20 during the first oxidation process.

다음, 이차로 상기 제2산화공정시 1050~1100℃온도에서 나머지 상기 열산화막(28)을 100~250Å두께로 형성한다.Next, in the second oxidation process, the remaining thermal oxide film 28 is formed to have a thickness of 100 to 250 kPa at a temperature of 1050 to 1100 ° C.

여기서, 상기 제2열산화공정을 1050℃온도 이상에서 실시하는 이유는 고온 산화공정을 도입하여 후속 공정의 게이트산화막의 신뢰성 및 접합 특성이 열화되는 문제를 방지하기 위함이다.The reason why the second thermal oxidation process is performed at a temperature of 1050 ° C. or higher is to prevent a problem of deterioration in reliability and bonding characteristics of the gate oxide film in a subsequent process by introducing a high temperature oxidation process.

이때, 상기 1050℃온도에 도달하게 되면 질화막성 폴리머(P1)가 순간적으로 산화장벽물질(P2)로 변태되지만 상기 제1산화공정에서 이미 산화통로가 충분히 확보되어 있기 때문에 상기 트랜치(26)의 바닥에서도 제2산화공정시 열산화막(28)이 정상적으로 성장할 수 있게 된다.In this case, when the temperature reaches 1050 ° C., the nitride polymer P 1 is instantaneously transformed into an oxide barrier material P 2 , but the trench 26 is sufficiently secured in the first oxidation process. In the second oxidation process, the thermal oxide film 28 can be grown normally.

따라서, 상기 제2산화공정을 완료한 후에는 산화장벽물질(P2)이 열산화막(28)속으로 묻혀버린다.Therefore, after the second oxidation process is completed, the oxide barrier material P 2 is buried into the thermal oxide film 28.

한편, 도 3에 도시된 바와 같이 제1산화(S1)와 제2산화(S2)의 구분 기준은 산화분위기나 각각의 두께가 아니라 온도에 의해 구분됨을 그래프를 통해 알 수 있다.On the other hand, as shown in Figure 3 can be seen through the graph that the classification criteria of the first oxidation (S 1 ) and the second oxidation (S 2 ) is divided by the temperature, not the oxidation atmosphere or the respective thickness.

이때, 상기 제1,2산화의 열산화막 두께 비율은 1:2~2:1 정도가 적당하다.At this time, the thermal oxide film thickness ratio of the first and second oxidation is about 1: 2 to 2: 1.

또한, 제1산화막과 제2산화막 형성은 한 공정의 범위내에서 실시할 수 있고, 분리된 두 공정의 범위내에서 실시하여도 무방하다.In addition, the formation of the first oxide film and the second oxide film can be carried out within a range of one process, or may be carried out within a range of two separate processes.

특히, 두 공정의 분리된 범위내에서 실시하는 경우 제2산화막 형성 공정전에는 통상적으로 실시하는 HF계열의 습식공정을 실시하지 않는 것이 바람직하다.(도2b 참조)In particular, in the case where the process is performed within the separated ranges of the two processes, it is preferable not to perform the conventional HF-based wet process before the second oxide film forming process.

다음, 상기 트랜치(26)를 매립하는 일정 두께의 O3-TEOS-산화막(30)을 형성한다.Next, an O 3 -TEOS-oxide layer 30 having a predetermined thickness filling the trench 26 is formed.

이때, 상기 트랜치(26)의 바닥에서도 열산화막(28) 증착이 정상적으로 진행되어 공극(void)이 발생하지 않게 된다.(도2c 참조)At this time, the deposition of the thermal oxide film 28 proceeds normally at the bottom of the trench 26 so that voids do not occur (see FIG. 2C).

그 다음, 상기 구조의 전표면에 CMP 공정을 실시하여 본 발명에 따른 소자분리 공정을 완료한다.Then, the CMP process is performed on the entire surface of the structure to complete the device isolation process according to the present invention.

이때, 상기 트랜치(26)의 중앙부에는 공극이 발생하지 않게 된다.(도2d 참조)At this time, no gap occurs in the central portion of the trench 26 (see FIG. 2D).

상기한 바와 같이 본 발명에 따르면, 반도체 기판의 하부에 트랜치 형성시 트랜치 바닥에 질화막성 폴리머가 남아 있을때 1050℃ 이상의 고온 공정을 사용하면서도 트랜치 바닥에서 열산화막 미성장 현상을 해결함으로서 트랜치를 매립하는 O3-TEOS-산화막 증착시 공극이 발생되지 않아 저온 산화에 의한 게이트산화막의 열화 및 접합 특성 열화를 개선하여 소자의 신뢰성을 향상시키는 이점이 있다.As described above, according to the present invention, when the trench is formed in the lower portion of the semiconductor substrate, when the nitride polymer remains at the bottom of the trench, a high temperature process of 1050 ° C. or more is used, but the thermal oxide is not buried. Since voids are not generated during 3 -TEOS-oxide film deposition, there is an advantage of improving the reliability of the device by improving the deterioration of the gate oxide film and the deterioration of the bonding characteristics due to low temperature oxidation.

Claims (6)

반도체 기판 상부에 패드산화막과 질화막을 순차적으로 형성하는 공정과, 소자분리용 마스크를 이용하여 반도체 기판이 노출될때까지 식각하여 질화막패턴과 패드산화막패턴을 형성하는 공정과, 상기 패턴들을 식각장벽으로 이용하여 반도체 기판에 소정 깊이의 트랜치를 형성하는 공정과, 두차례의 열산화공정을 실시하여 상기 트랜치 표면에 열산화막을 형성하는 공정과, 상기 트랜치를 매립하는 일정 두께의 O3-TEOS-산화막을 형성하는 공정과, 상기 구조의 전표면에 CMP 공정을 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.Forming a pad oxide film and a nitride film on the semiconductor substrate sequentially, forming a nitride film pattern and a pad oxide film pattern by etching until the semiconductor substrate is exposed using a device isolation mask, and using the patterns as an etching barrier Forming a trench having a predetermined depth in the semiconductor substrate, performing a thermal oxidation process twice to form a thermal oxide film on the trench surface, and forming an O 3 -TEOS oxide film having a predetermined thickness to fill the trench. And a CMP process on the entire surface of the structure. 제1항에 있어서, 상기 열산화막 형성시 100~500Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.The method of claim 1, wherein the thermal oxide film is formed to a thickness of about 100 to about 500 kV. 제1항에 있어서, 두 차례의 열산화 공정시 제1열산화공정은 750~1040℃온도에서 실시하고, 제2열산화 공정은 1050~1100℃온도에서 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.The device of claim 1, wherein the first thermal oxidation process is performed at a temperature of 750 to 1040 ° C., and the second thermal oxidation process is performed at a temperature of 1050 to 1100 ° C. in two thermal oxidation processes. Separation membrane manufacturing method. 제3항에 있어서, 상기 제1,2산화의 열산화 두께 비율은 1:2 ~ 2:1로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.The method of claim 3, wherein the thermal oxidation thickness ratio of the first and second oxidations is in a range of 1: 2 to 2: 1. 제3항에 있어서, 상기 제1,2산화의 열산화막은 건식 또는 습식공정으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.The method of claim 3, wherein the thermal oxidation film of the first and second oxidations is formed by a dry or wet process. 제3항에 있어서, 상기 제1,2산화의 열산화막은 한 공정의 범위내에서 실시하거나 분리된 두 공정의 범위내에서 실시하여 형성된 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.4. The method of claim 3, wherein the thermal oxidation film of the first and second oxidations is formed in one process or in two separate processes.
KR1019970028676A 1997-06-28 1997-06-28 Method of forming a device isolation film of semiconductor device KR100235951B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028676A KR100235951B1 (en) 1997-06-28 1997-06-28 Method of forming a device isolation film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028676A KR100235951B1 (en) 1997-06-28 1997-06-28 Method of forming a device isolation film of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990004549A KR19990004549A (en) 1999-01-15
KR100235951B1 true KR100235951B1 (en) 1999-12-15

Family

ID=19512050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028676A KR100235951B1 (en) 1997-06-28 1997-06-28 Method of forming a device isolation film of semiconductor device

Country Status (1)

Country Link
KR (1) KR100235951B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446286B1 (en) * 1997-10-22 2004-10-14 삼성전자주식회사 Trench isolation method of semiconductor device for improving uniformity of planarization process

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566304B1 (en) * 1999-06-21 2006-03-30 주식회사 하이닉스반도체 Method of forming trench type isolation layer in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446286B1 (en) * 1997-10-22 2004-10-14 삼성전자주식회사 Trench isolation method of semiconductor device for improving uniformity of planarization process

Also Published As

Publication number Publication date
KR19990004549A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
US6140242A (en) Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
US5885883A (en) Methods of forming trench-based isolation regions with reduced susceptibility to edge defects
KR100295929B1 (en) Filling of high aspect ratio trench isolation
KR19990084517A (en) How to form trench isolation
KR0172792B1 (en) Method of manufacturing isolation for semiconductor device
KR100235951B1 (en) Method of forming a device isolation film of semiconductor device
KR20010008579A (en) Method for forming sti-type field oxide layer of a semiconductor device
US7018927B2 (en) Method for forming isolation film for semiconductor devices
KR20010001735A (en) a semiconductor device comprising a trench type isolation film and method for manufacturing the same
KR100235972B1 (en) Method of forming a device isolation film of semiconductor device
KR0172240B1 (en) Method of separating element from semiconductor device
KR100289663B1 (en) Device Separator Formation Method of Semiconductor Device
KR100596876B1 (en) Method for forming device isolation film of semiconductor device
KR100214530B1 (en) Method for forming trench element isolation structure
KR100519511B1 (en) Method of forming device isolation film in semiconductor device
KR950005273B1 (en) Manufacturing method of semiconductor device
KR20010008560A (en) Method For Forming The Isolation Layer Of Semiconductor Device
KR100506051B1 (en) Device Separation Method of Semiconductor Devices
KR100509821B1 (en) Method for manufacturing a shallow trench isolation layer
KR100653704B1 (en) Methods of forming trench isolation in semiconductor device and trench isolation structure fabricated thereby
KR100829370B1 (en) Shallow trench manufacturing method for isolating semiconductor device
KR20010001201A (en) Shallow trench manufacturing method for isolating semiconductor devices
KR100439105B1 (en) Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines
KR100900244B1 (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee