Claims (9)
반도체 소자 제조공정 중 하부막, 층간절연막 형성 후 상기 하부막과 이후 형성되는 상부막간의 전기적 연결을 위한 콘택방법에 있어서, 예정된 콘택영역외의 상기 층간절연막 상부에 제1마스크막을 형성하는 제1단계; 상기 제1마스크막 및 층간절연막 상부에 제2마스크막을 형성하되, 상기 층간절연막을 소정정도 노출시키는 제2단계; 상기 층간절연막을 습식식각한 다음, 건식식각하되 하부막이 노출되지 않도록 과소식각하는 제3단계; 상기 제2마스크막을 제거하는 제4단계; 상기 제1마스크막을 식각마스크로 사용한 건식식각으로 콘택영역의 상기 하부막을 노출시키는 제5단계; 및 상기 제1단계 내지 제5단계에 의한 구조의 전체 상부에 상부막을 형성하는 제6단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.A contact method for electrical connection between a lower layer and an upper layer formed after the formation of a lower layer and an interlayer insulating layer during a semiconductor device manufacturing process, comprising: a first step of forming a first mask layer on the interlayer insulating layer outside a predetermined contact region; Forming a second mask layer on the first mask layer and the interlayer insulating layer, and exposing the interlayer insulating layer to a predetermined level; A third step of wet etching the interlayer insulating film and then performing dry etching while underetching the lower layer so as not to expose the lower layer; A fourth step of removing the second mask film; Exposing the lower layer of the contact region by dry etching using the first mask layer as an etching mask; And a sixth step of forming an upper layer over the entire structure of the first to fifth steps.
제1항에 있어서, 상기 제1마스크막은 폴리실리콘막으로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.The method of claim 1, wherein the first mask film is made of a polysilicon film.
제2항에 있어서, 제1단계는 상기 층간절연막 상부에 폴리실리콘막을 증착하는 단계; 상기 하부막과 이후에 형성되는 상부막과의 콘택을 위한 콘택홀을 형성하기 위해 콘택영역외의 상기 폴리실리콘막 상부에 감광막 패턴을 형성하되, 감광막패턴의 패턴간 간격은 예정된 콘택홀의 크기보다 소정정도 크게 형성하도록 하는 단계; 상기 감광막패턴을 식각마스크로 사용하여 하부의 상기 폴리실리콘막을 식각한 다음, 상기 감광막패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.The method of claim 2, wherein the first step comprises: depositing a polysilicon film on the interlayer insulating film; A photoresist pattern is formed on the polysilicon layer outside the contact area to form a contact hole for contact between the lower layer and the upper layer formed thereafter, wherein the interval between the patterns of the photoresist pattern is a predetermined degree than the predetermined contact hole size. Forming larger; And etching the lower polysilicon film using the photoresist pattern as an etch mask, and then removing the photoresist pattern.
제3항에 있어서, 상기 폴리실리콘막은 플라즈마보조 화학기상증착(PECVD)법으로 증착되는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.4. The method of claim 3, wherein the polysilicon film is deposited by plasma assisted chemical vapor deposition (PECVD).
제2항에 있어서, 상기 제2마스크막은 감광막으로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.The method of claim 2, wherein the second mask film is formed of a photosensitive film.
제2항 또는 제5항에 있어서, 상기 제5단계의 건식식각은 전체 층간절연막의 두께의 50 내지 70%만 식각되도록 과소식각함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.The method of claim 2 or 5, wherein the dry etching of the fifth step is performed by under-etching so that only 50 to 70% of the thickness of the entire interlayer insulating film is etched.
제5항에 있어서, 상기 제5단계의 건식식각은 플라즈마 식각법으로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.The method of claim 5, wherein the dry etching of the fifth step is performed by plasma etching.
제7항에 있어서, 상기 제5단계 후 습식식각하여 폴리머를 제거하는 제7단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.The method of claim 7, further comprising a seventh step of removing the polymer by wet etching after the fifth step.
제5항에 있어서, 상기 하부막 및 상부막은 금속막 또는 반도체막 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 콘택방법.6. The method of claim 5, wherein the lower layer and the upper layer are made of any one of a metal film and a semiconductor film.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.