KR970049692A - 교착 상태 방지를 위한 버스 유닛 - Google Patents

교착 상태 방지를 위한 버스 유닛 Download PDF

Info

Publication number
KR970049692A
KR970049692A KR1019950064423A KR19950064423A KR970049692A KR 970049692 A KR970049692 A KR 970049692A KR 1019950064423 A KR1019950064423 A KR 1019950064423A KR 19950064423 A KR19950064423 A KR 19950064423A KR 970049692 A KR970049692 A KR 970049692A
Authority
KR
South Korea
Prior art keywords
cycle
queue
bus unit
bus
unaligned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950064423A
Other languages
English (en)
Other versions
KR0172310B1 (ko
Inventor
이석중
김한흥
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950064423A priority Critical patent/KR0172310B1/ko
Priority to US08/773,562 priority patent/US5949980A/en
Priority to TW085116222A priority patent/TW476031B/zh
Publication of KR970049692A publication Critical patent/KR970049692A/ko
Application granted granted Critical
Publication of KR0172310B1 publication Critical patent/KR0172310B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 마이크로프로세서에서 외부 칩셋과 내부 유닛들과의 인터페이스(interface)를 담당하고 있는 교착 상태 방지를 위한 사이클 큐를 갖는 버스 유닛에 관한 것으로, 버스 유닛으로 들어오는 사이클 요청을 중재하여 가장 높은 우선 순위의 장치에 사이클 진행을 허가하는 사이클 요청에 대한 중재수단; 상기 중재수단으로부터 오는 사이클 승인 신호에 따라 후술할 사이클 큐에 저장할 것을 선택하는 큐 입력 다중화수단; 상기 큐 입력 다중화수단으로부터의 진행시켜야 할 사이클이 데이타 버스에 대해서 정렬이 되었는가를 검사하는 비정렬 사이클에 대한 검사수단; 상기 사이클 큐에 대한 제어를 위해 큐에 새로운 사이클을 저장하거나, 비정렬된 사이클에 대한 제어, 양보 조건이 없어지는 경우 사이클 재시작 및 사이클 큐를 비우는 큐 제어수단; 상기 큐 제어수단의 신호에 따라 상기 큐 입력 다중화수단 또는 비정렬 사이클에 대한 검사수단으로부터 오는 새로운 사이클을 받아들여 저장하거나, 사이클 진행이 완료된 큐를 지우는 사이클 큐를 구비하는 것을 특징으로 한다.

Description

교착 상태 방지를 위한 버스 유닛
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 펜티움 프로세서의 버스 인터페이스 유닛의 개략도.
제2도는 버스 인터페이스 유닛중 사이클 큐와 관련한 버스 유닛의 구성도.
제3도는 사이클 큐의 각 부분 예시도.
* 도면의 주요부분에 대한 부호의 설명
11 : 큐 입력 다중화부 12 : 사이클 큐
13 : 중재기 14 : 비정렬 사이클 검사부
15 : 큐 제어기

Claims (9)

  1. 버스 인터페이스 유닛에 있어서, 버스 유닛으로 들어오는 사이클 요청을 중재하여 가장 높은 우선 순위의 장치에 사이클 진행을 허가하는 사이클 요청에 대한 중재수단(13); 상기 중재수단(13)으로부터 오는 사이클 승인 신호에 따라 후술할 사이클 큐(12)에 저장할 것을 선택하는 큐 입력 다중화수단(11); 상기 큐 이력 다중화수단(11)으로 부터의 진행시켜야 할 사이클이 데이타 버스에 대해서 정렬이 되었는가를 검사하는 비정렬 사이클에 대한 검사수단(14); 상기 사이클 큐(12)에 대한 제어를 위해 큐에 새로운 사이클을 저장하거나, 비정렬된 사이클에 대한 제어, 양보 조건이 없어지는 경우 사이클 재시작 및 사이클 큐를 비우는 큐 제어수단(15); 상기 큐 제어수단(15)의 신호에 따라 상기 큐 입력 다중화수단(11) 또는 비정렬 사이클에 대한 검사수단(14)으로부터 오는 새로운 사이클을 받아들여 저장하거나, 사이클 진행이 완료된 큐를 지우는 사이클큐(12)를 구비하는 것을 특징으로 하는 교착 상태 방지를 위한 버스 유닛.
  2. 제1항에 있어서, 상기 사이클 큐(12)는, 버스 사이클 파이프라인을 적용하기 위해서 전체 파이프라인의 개수만큼의 큐 엔트리를 갖는 것을 특징으로 하는 교착 상태 방지를 위한 버스 유닛.
  3. 제2항에 있어서, 상기 다수의 큐 엔트리중 먼저 처리해야 할 것을 나타내기 위해 쉬프터 체인을 이용하는 것을 특징으로 하는 교착 상태 방지를 위한 버스 유닛.
  4. 제1항에 있어서는, 상기 사이클 큐(12)는, 사이클을 진행시키고 있다가 양보에 의해서 사이클이 정지한 경우, 다시 진행시킬 사이클이 있다는 것을 나타내기 위해서 할트(halt) 부분을 갖는 것을 특징으로 하는 교착 상태 방지를 위한 버스 유닛.
  5. 제4항에 있어서, 상기 할트 부분이 '1'인 동안에는 새로운 사이클을 받아들이지 않는 것을 특징으로 하는 교착 상태 방지를 위한 버스 유닛.
  6. 제1항에 있어서, 상기 사이클 큐(12)는, 사이클 주소를 저장하여 사이클의 재시작 및 바이트 인에이블 생성에 이용하는 교착 상태 방지를 위한 버스 유닛.
  7. 제1항에 있어서, 상기 사이클 큐(12)는, 실제 전송이 일어나고 있는 오퍼랜드의 크기를 나타내는 부분을 갖고 있는 것을 특징으로 하는 교착 상태 방지를 위한 버스 유닛.
  8. 제7항에 있어서, 상기 사이클 큐(12)는, 진행되고 있는 사이클의 종류를 나타내기 위한 부분을 갖고 있는 것을 특징으로 하는 교착 상태 방지를 위한 버스 유닛.
  9. 제1항에 있어서, 상기 사이클 큐(12)는, 재 사이클 큐의 엔트리에 유효한 사이클 정보가 저장되어 있다는 것을 나타내기 위해 유효비트를 갖고 있는 것을 특징으로하 하는 교착상태 방지를 위한 버스 유닛.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950064423A 1995-12-29 1995-12-29 교착 상태 방지를 위한 버스 유닛 Expired - Fee Related KR0172310B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950064423A KR0172310B1 (ko) 1995-12-29 1995-12-29 교착 상태 방지를 위한 버스 유닛
US08/773,562 US5949980A (en) 1995-12-29 1996-12-27 Bus interface unit for preventing deadlock
TW085116222A TW476031B (en) 1995-12-29 1996-12-28 Bus interface unit for preventing deadlock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950064423A KR0172310B1 (ko) 1995-12-29 1995-12-29 교착 상태 방지를 위한 버스 유닛

Publications (2)

Publication Number Publication Date
KR970049692A true KR970049692A (ko) 1997-07-29
KR0172310B1 KR0172310B1 (ko) 1999-03-30

Family

ID=19446911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950064423A Expired - Fee Related KR0172310B1 (ko) 1995-12-29 1995-12-29 교착 상태 방지를 위한 버스 유닛

Country Status (3)

Country Link
US (1) US5949980A (ko)
KR (1) KR0172310B1 (ko)
TW (1) TW476031B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6202112B1 (en) * 1998-12-03 2001-03-13 Intel Corporation Arbitration methods to avoid deadlock and livelock when performing transactions across a bridge
US6499077B1 (en) * 1999-12-30 2002-12-24 Intel Corporation Bus interface unit for reflecting state information for a transfer request to a requesting device
KR100338954B1 (ko) * 1999-12-30 2002-05-31 박종섭 멀티-버스 컴퓨터 시스템의 데드록 회피 장치 및 방법
US6651124B1 (en) * 2000-04-28 2003-11-18 Hewlett-Packard Development Company, L.P. Method and apparatus for preventing deadlock in a distributed shared memory system
US6996645B1 (en) * 2002-12-27 2006-02-07 Unisys Corporation Method and apparatus for spawning multiple requests from a single entry of a queue
US20190020586A1 (en) * 2017-07-14 2019-01-17 Qualcomm Incorporated Selective insertion of a deadlock recovery buffer in a bus interconnect for deadlock recovery

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866181A (en) * 1972-12-26 1975-02-11 Honeywell Inf Systems Interrupt sequencing control apparatus
US4409656A (en) * 1980-03-13 1983-10-11 Her Majesty The Queen, In Right Of Canada As Represented By The Minister Of National Defense Serial data bus communication system
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
IT1227711B (it) * 1988-11-18 1991-05-06 Caluso Torino Sistema multiprocessore di elaborazione dati a risorse distribuite condivise e prevenzione di stallo.
US5201043A (en) * 1989-04-05 1993-04-06 Intel Corporation System using both a supervisor level control bit and a user level control bit to enable/disable memory reference alignment checking
US5265235A (en) * 1990-11-30 1993-11-23 Xerox Corporation Consistency protocols for shared memory multiprocessors
EP0537899B1 (en) * 1991-09-27 1999-12-15 Sun Microsystems, Inc. Bus arbitration architecture incorporating deadlock detection and masking
JPH0628499A (ja) * 1992-07-07 1994-02-04 Sharp Corp データ駆動型情報処理装置
US5434872A (en) * 1992-07-28 1995-07-18 3Com Corporation Apparatus for automatic initiation of data transmission

Also Published As

Publication number Publication date
KR0172310B1 (ko) 1999-03-30
TW476031B (en) 2002-02-11
US5949980A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
JP6969853B2 (ja) ノンブロッキング高性能トランザクションクレジットシステムを備えるマルチコアバスアーキテクチャ
US5524265A (en) Architecture of transfer processor
JP2881309B2 (ja) 集積回路、コンピュータシステム、および集積回路内のキャッシュにおけるキャッシュブロックステータスを更新する方法
TWI250411B (en) Method, apparatus and system for memory access
US5572703A (en) Method and apparatus for snoop stretching using signals that convey snoop results
JP3275051B2 (ja) バスブリッジにおけるトランザクション順序を維持し、遅延応答をサポートする方法及びそのための装置
CN1029167C (zh) 具有双总线结构的计算机系统的仲裁控制逻辑
US9727497B2 (en) Resolving contention between data bursts
KR970007269B1 (ko) 선택적 개시 버스트를 구비한 버스 마스터
EP1862907A2 (en) Cache memory device and caching method
JPS63193253A (ja) データ処理装置及び方法
KR950033837A (ko) 컴퓨터 시스템과 정보 전송 방법
JPH02255932A (ja) マルチプロセツサ・システム
KR930016879A (ko) 공유메모리로의 배타적 액세스를 실행하는 멀티프로세서 시스템
US6216208B1 (en) Prefetch queue responsive to read request sequences
KR970049692A (ko) 교착 상태 방지를 위한 버스 유닛
EP0385487A3 (en) Interrupt controller for multiprocessor systems
US5535363A (en) Method and apparatus for skipping a snoop phase in sequential accesses by a processor in a shared multiprocessor memory system
KR930700907A (ko) 스톨캐쉬를 제공하기 위한 장치 및 방법
US6738837B1 (en) Digital system with split transaction memory access
JPH01237835A (ja) 集積キャッシュユニットおよびその内部でキャッシュ機能を実現するための方法
US5793986A (en) Method and system for enhanced efficiency of data transfers from memory to multiple processors in a data processing system
KR970049478A (ko) 분기 브레이크가 없는 파이프라인 마이크로프로세서를 위한 다중 명령 디스패치 시스템
KR19980079726A (ko) 프로세서에 저장 인스트럭션을 전송하는 시스템 및 방법
US7028142B2 (en) System and method for reducing access latency to shared program memory

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951229

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951229

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980727

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981023

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981023

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030919

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050923

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070910