KR970049427A - 범용 새츄레이션기능을 가진 포스트 스케일러 - Google Patents
범용 새츄레이션기능을 가진 포스트 스케일러 Download PDFInfo
- Publication number
- KR970049427A KR970049427A KR1019950070211A KR19950070211A KR970049427A KR 970049427 A KR970049427 A KR 970049427A KR 1019950070211 A KR1019950070211 A KR 1019950070211A KR 19950070211 A KR19950070211 A KR 19950070211A KR 970049427 A KR970049427 A KR 970049427A
- Authority
- KR
- South Korea
- Prior art keywords
- msb
- bit
- overflow
- bit data
- positive
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
- G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 새츄레이션기능을 가진 포스트 스케일러에 관한 것으로, 입력되는 M비트 데이타를 S자리 시프트라이트시키고 나머지 N비트를 출력하는 S자리 시프터와, 상기 M비트 데이타중의 MSB S+1비트를 가지고 오버플로우의 발생여부를 판정하는 오버플로우 발생 판정부와, 이 오버플로우 발생판정부에서 오버플로우의 미발생으로 판정하면 상기 S자리 시프터에서 출력되는 N비트를 그대로 출력하고 오버플로우의 발생으로 판정하면 상기 M비트 데이타의 MSB 1비트에 따라 상기 M비트 데이타가 양수인지 음수인지를 판정하여 양수이면 양수최대치를 음수이면 음수최대치를 출력하는 데이타출력부로 구성되어, 오버플로우의 발생에 대한 부담없이 임의의 시프트 라이트 자리수를 포스트 스케일링처리에 적용할 수 있게 되며, 따라서 최상의 신호대잡음비를 얻을 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 마이크로프로세서의 내부구성도,
제2도는 본 발명 범용 새츄레이션기능을 가진 포스트 스케일러의 구성도.
Claims (2)
- 입력되는 M비트 데이타를 S자리 시프트라이트시키고 나머지 N비트를 출력하는 S자리 시프터와, 상기 M비트 데이타중의 MSB S+1비트를 가지고 오버플로우의 발생여부를 판정하는 오버플로우 발생 판정부와, 이 오버플로우 발생판정부에서 오버플로우의 미발생으로 판정하면 상기 S자리 시프터에서 출력되는 N비트를 그대로 출력하고 오버플로우의 발생으로 판정하면 상기 M비트 데이타의 MSB 1비트에 따라 상기 M비트 데이타가 양수인지 음수인지를 판정하여 양수이면 양수최대치를 음수이면 음수최대치를 출력하는 데이타출력부로 구성된 것을 특징으로 하는 범용 새츄레이션기능을 가진 포스트 스케일러.
- 제1항에 있어서, 상기 오버플로우 발생 판정부는 상기 M비트 데이타중에서 MSB S+1비트를 선택하여 출력하는 MSB 선택기와, 상기 MSB 선택기에서 출력되는 MSB S+1비트가 모두 '0'이면 '1'을 출력하는 0검출기와, 상기 MSB 선택기에서 출력되는 MSB S+1비트가 모두 '1'이면 '1'을 출력하는 1검출기로 구성된 것을 특징으로 하는 범용 새츄레이션기능을 가진 포스트 스케일러.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950070211A KR100202555B1 (ko) | 1995-12-31 | 1995-12-31 | 범용 새츄레이션기능을 가진 포스트 스케일러 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950070211A KR100202555B1 (ko) | 1995-12-31 | 1995-12-31 | 범용 새츄레이션기능을 가진 포스트 스케일러 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970049427A true KR970049427A (ko) | 1997-07-29 |
KR100202555B1 KR100202555B1 (ko) | 1999-06-15 |
Family
ID=19448740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950070211A KR100202555B1 (ko) | 1995-12-31 | 1995-12-31 | 범용 새츄레이션기능을 가진 포스트 스케일러 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100202555B1 (ko) |
-
1995
- 1995-12-31 KR KR1019950070211A patent/KR100202555B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100202555B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950029922A (ko) | 부동소수점에 대응하는 지수가 특정값 범위값 내인지의 여부를 판정하는 방법 및 처리 시스템 | |
KR920701786A (ko) | 절대치 인코우더 | |
US5260887A (en) | Bit data shift amount detector | |
KR970049427A (ko) | 범용 새츄레이션기능을 가진 포스트 스케일러 | |
KR970077995A (ko) | 플래시형 아날로그-디지탈 변환기 | |
JP2565730B2 (ja) | オーバフロー検出回路 | |
KR970016936A (ko) | 최상위 디지트를 결정하는 장치 및 방법 | |
KR890012220A (ko) | 부호변환회로 | |
RU2001107011A (ru) | Способ и устройство для сжатия сигналов в формате с фиксированной запятой без введения смещения | |
KR890014772A (ko) | 불소수지 도장용 알루미늄 합금 | |
JP2761558B2 (ja) | ビット検索装置 | |
SU1149400A2 (ru) | Пересчетное устройство с контролем | |
KR970029055A (ko) | 에러특성 판별회로 | |
KR950022543A (ko) | 디지탈 키폰 시스템의 전용선 방식 선택 회로 | |
KR920003238A (ko) | 음원데이타 발생시스템 | |
KR970057934A (ko) | 가변 길이 복호기 | |
KR970050869A (ko) | 디스크 플레이어의 에러정정 장치 및 방법 | |
KR960009658B1 (en) | Way deciding method and its circuit in cache memory system | |
KR900015474A (ko) | 디지탈 데이타 팽창 방법 및 데이타 팽창 회로 | |
KR910003954A (ko) | Nidpcm 디코더의 데이타 신장회로 | |
KR950022134A (ko) | 신호레벨 클리프 (clip) 회로 | |
KR970056825A (ko) | 병렬 처리용 최고값 검출회로 | |
KR970049703A (ko) | 인크리먼트 및 디크리먼트 장치 | |
KR960011666A (ko) | 개선된 비트값 판별 방법 | |
KR970049849A (ko) | 여러가지 칼라 포맷의 데이터를 24비트 트루칼라로 시리얼라이즈시키는 로직회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020927 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |