Claims (6)
순차 주사신호를 받아 인접라인 평균을 실시하여 비월주사신호1을 발생하는 인접라인 평균방식의 비월 주사 신호 발생기와; 순차 주사신호를 받아 서브샘플링 실시하여 비월 주사신호2를 발생하는 서브샘플링 방식의 비월 주사신호 발생기와; 비월 주사신호1과 비월 주사신호2를 입력으로 하고 제어신호에 따라서 2개중 1개가 선택되어 비월 주사신호 3을 발생하는 선택장치와; 순차 주사신호를 입력으로 하고 수직방향 신호폭이 "2"이하면 선택장치가 비월 주사신호1을 선택하도록 제어신호를 발생하고 폭이 "3"이상이면 비월 주사신호2를 선택하도록 제어신호를 발생하는 제어신호 발생기로 구성된 것을 특징으로 하는 신호 변환장치.An interlaced scan signal generator of an adjacent line averaging method that receives the sequential scan signals and averages adjacent lines to generate interlaced scan signals 1; An intersampling scan signal generator of a subsampling method for receiving the sequential scan signals and performing subsampling to generate interlaced scan signals 2; A selection device which receives the interlaced scanning signal 1 and the interlaced scanning signal 2 and selects one of the two according to the control signal to generate the interlaced scanning signal 3; When the sequential scan signal is input and the vertical signal width is less than "2", the selector generates a control signal to select the interlaced scan signal 1, and if the width is greater than "3", generates a control signal to select the interlaced scan signal 2. Signal converter, characterized in that consisting of a control signal generator.
제1항에 있어서, 인접라인 평균방식의 비월 주사신호 발생기는 순차 주사신호를 발생시키는 브이지에이 신호 발생기와, 상기 브이지에이 신호발생기로부터 발생되는 순차 주사신호를 입력되는 쓰기 및 읽기 클럭신호에 의해 1라인씩 지연시킨 비월 주사신호를 출력하는 제1, 2라인 메모리와, 상기 제1, 2라인 메모리에 쓰기 및 읽기 클럭신호를 발생시키는 쓰기, 읽기 클럭발생기와, 상기 제 1, 2메모리로부터 발생된 비월 주사신호에 대해 인접 라인 평균을 실시하고 그 실시한 비월주사신호를 출력하는 평균 연산기로 구성된 것을 특징으로 하는 신호 변환장치.The interlaced scanning signal generator according to claim 1, wherein the interlaced scanning signal generator comprises a V-G signal generator for generating sequential scan signals, and a write and read clock signal for inputting sequential scan signals generated from the V-G signal generator. First and second line memories outputting interlaced scan signals delayed line by line, write and read clock generators for generating write and read clock signals to the first and second line memories, and generated from the first and second memories. And an average calculator configured to average adjacent lines to interlaced scan signals and output the interlaced scan signals.
제1항에 있어서, 서브샘플링 방식의 비월 주사신호 발생기는 순차 주사신호를 발생시키는 브이지에이 신호발생기와, 상기 브이지에이 신호발생기에서 발생하는 순차 주사신호를 받아 서브 샘플링 실시하여 비월 주사신호를 발생시키는 제1라인 메모리와, 상기 제1라인 메모리에 쓰기 및 읽기 클럭신호를 발생시키는 쓰기, 읽기 클럭발생기로 구성된 것을 특징으로 하는 신호 변환장치.The method of claim 1, wherein the subsampling interlaced scanning signal generator is configured to generate a interlaced scan signal by sub-sampling a V-A signal generator for generating a sequential scan signal and receiving a sequential scan signal generated by the V-A signal generator. And a write and read clock generator configured to generate a write and read clock signal to the first line memory.
제1항에 있어서, 선택장치는 멀티플렉서인 것을 특징으로 하는 신호 변환장치.2. The signal converter of claim 1, wherein the selector is a multiplexer.
제1항에 있어서, 선택 조정신호 발생기는 입력되는 순차 주사신호를 입력받아 1라인 지연하여 출력하는 라인 메모리와; 상기 라인 메모리에서 1라인 지연된 순차 수사신호와 입력 순차 주사신호를 각각 입력받고 그 차를 일정한 레벨로 증폭하여 출력하는 자동앰프와; 상기 자동 앰프를 통해 증폭된 신호의 차를 검출하고 그 검출된 신호차가 일정값 이상이면 카운트 증가신호를 발생하고 일정값 이하이면 카운트 리셋신호를 발생하는 레벨 검출기와; 상기 레벨 검출기에서 출력되는 신호에 따라 입력되는 순차 주사신호의 수평 동기신호를 카운트 또는 리셋시키는 카운터와; 상기 카운터를 통해 카운트한 값을 입력받고 그 값에 따라 라인간 평균실시 또는 라인 서브샘플링을 실시하도록 하는 선택 제어신호를 출력하는 판단 로직부로 구성된 것을 특징으로 하는 신호 변환장치.2. The apparatus of claim 1, wherein the selection adjustment signal generator comprises: a line memory which receives an input sequential scan signal and outputs the delayed one line; An automatic amplifier for receiving a one-line delayed sequential investigation signal and an input sequential scan signal from the line memory and amplifying the difference to a predetermined level; A level detector for detecting a difference between the signals amplified by the automatic amplifier and generating a count increment signal if the detected signal difference is greater than or equal to a predetermined value and generating a count reset signal if less than or equal to a predetermined value; A counter for counting or resetting the horizontal synchronizing signal of the sequential scanning signal input according to the signal output from the level detector; And a decision logic unit which receives a value counted through the counter and outputs a selection control signal for performing averaging or line subsampling according to the value.
제5항에 있어서, 판단 로직부는 카운터를 통해 카운트한 값이 1 또는 2이면 인접 라인평균방식을 3 이상이면 서브 샘플링방식을 실시하도록 하는 것을 특징으로 하는 신호 변환장치.The signal converting apparatus of claim 5, wherein the determining logic unit performs the subsampling method when the value of the counter count is 1 or 2, and the adjacent line averaging method is 3 or more.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.