KR970031390A - 비터비 디코더의 분기 메트릭 계산회로 - Google Patents
비터비 디코더의 분기 메트릭 계산회로 Download PDFInfo
- Publication number
- KR970031390A KR970031390A KR1019950043496A KR19950043496A KR970031390A KR 970031390 A KR970031390 A KR 970031390A KR 1019950043496 A KR1019950043496 A KR 1019950043496A KR 19950043496 A KR19950043496 A KR 19950043496A KR 970031390 A KR970031390 A KR 970031390A
- Authority
- KR
- South Korea
- Prior art keywords
- branch metric
- channel
- viterbi decoder
- metric calculation
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Abstract
본 발명은 비터비 디코더중 분기 메트릭을 계산하는 과정중에서 상승 부호화기에서 부호화된 데이터들의 천이 가능한 모든 경우에 해당하는 분가의 값들을 디코더에서 사용하도록 하기 위하여 각 분기를 계산하는 부분에 이 값들을 조합 논리를 이용하여 발생하도록 함으로써, 칩 크기를 감소시키고 불필요한 연산수를 줄이도록 하는 비터비 디코더의 분기 메트릭 계산회로에 관한 것인 바, 그 특징은 비터비 디코더의 2개의 각 입력 채널(X)(Y)에 대하여 고정된 조합논리로 개별적인 분기 메트릭을 계산하여 발생시키는 각각의 분기 메트릭 발생수단(10)(20)과, 상기 분기 메트릭 발생부의 출력을 받아서 그 총 합을 계산하여 전체의 분기 메트릭을 계산하는 분기 메트릭 가산수단(30)으로 구성함에 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명에 의한 분기 메트릭 계산회로의 일 실시예를 보인 블럭도.
Claims (6)
- 비터비 디코더의 각 입력 채널에 대하여 고정된 조합논리로 개별적인 분기 메트릭을 계산하여 발생시키는 각각의 분기 메트릭 발생수단(10) (20)과, 상기 분기 메트릭 발생부의 각 출력을 받아서 그 총합을 계산하여 전체의 분기 메트릭을 계산하는 분기 메트릭 가산수단(30)으로 구성함을 특징으로 하는 비터비 디코더의 분기 메트릭 계산회로.
- 제1항에 있어서, 상기 분기 메트릭 발생수단(10)(20)은 n비트의 개별 채널을 입력받기 위한 다수의 n비트 1채널 입력부(11)(12)와, 상기 n비트 1채널 입력부를 통하는 입력에 대하여 시간적인 지연없이 바로 연산을 수행하여 회로속에 기억되어 있는 정보를 출력하는 조합 논리부(12)(22)와, 상기 1비트 채널 입력부와 조합 논리부의 두 출력신호를 이용하여 각 채널의 분기 메트릭을 계산하는 채널 분기 메트릭 계산부(13)(23)로 구성함을 특징으로 하는 비터비 디코더의 분기 메트릭 계산회로.
- 제1항 및 제 2항에 있어서, 상기 분기 메트릭 발생수단은 n개의 입력 채널에 대하여 병렬로 연결된 n개의 채널 분기 메트릭 계산부(B(1)∼B(m+l))를 갖는 것을 특징으로 하는
- 제 2항 및 제 3항에 있어서, 상기 채널 분기 메트릭 계산부(13)(23)(B(1)∼B(m+1))는 조합 논리부에서 발생하는 1비트의 출력 논리에 대하여 각각 "1"은 VDD로 "0"은 접지로 연결하여 사용함을 특징으로 하는 비터비 디코더의 분기 메트릭 계산회로.
- 제2항 및 제 3항에 있어서, 상기 채널 분기 메트릭 계산부(13)(23)(B(1)∼B(m+1))는 조합 논리부에서 발생하는 1비트의 출력 논리에 대하여 n비트로 소프트 결정한 데이터 형태로 변환하기 위하여 "0"은 n번의 "0"으로, "1"은 n번의 "1"로 확장하여 사용함을 특징으로 하는 비터비 디코더의 분기 메트릭 계산회로.
- 제 2항 및 제 3항에 있어서, 상기 채널 분기 메트릭 계산부(13)(23)(B(1)∼B(m+1))는 조합 논리부에서 발생하는 1비트의 출력 논리에 대하여 "0"은 최하위 비트의 값으로, "1"은 최상위 비트로 확장하여 사용함을 특징으로 하는 비터비 디코더의 분기 메트릭 계산회로.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950043496A KR0180305B1 (ko) | 1995-11-24 | 1995-11-24 | 비터비 디코더의 분기 메트릭 계산회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950043496A KR0180305B1 (ko) | 1995-11-24 | 1995-11-24 | 비터비 디코더의 분기 메트릭 계산회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970031390A true KR970031390A (ko) | 1997-06-26 |
KR0180305B1 KR0180305B1 (ko) | 1999-04-01 |
Family
ID=19435568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950043496A KR0180305B1 (ko) | 1995-11-24 | 1995-11-24 | 비터비 디코더의 분기 메트릭 계산회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0180305B1 (ko) |
-
1995
- 1995-11-24 KR KR1019950043496A patent/KR0180305B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0180305B1 (ko) | 1999-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7098817B2 (en) | Methods and apparatus for constant-weight encoding and decoding | |
KR970060485A (ko) | 입출력 장치 | |
KR950035221A (ko) | 소프트 심볼 생성 방법 및 회로 | |
ATE441251T1 (de) | Verfahren und system zum übertragen und empfangen von information mit einem kettenreaktionscode | |
WO2001076079A3 (en) | Enhanced turbo product code decoder system | |
KR950024069A (ko) | 가변길이 코드 디코딩장치 | |
KR0163464B1 (ko) | 허프만 부호 복호화 회로 | |
FI960161A (fi) | Tiedonsiirtomenetelmä ja laitteisto signaalin koodaamiseksi | |
KR960036749A (ko) | 가변길이 복호화 장치 | |
KR960043531A (ko) | 고속 동기 카운터 회로 | |
KR880011650A (ko) | 병렬형 가산회로 | |
US5408476A (en) | One bit error correction method having actual data reproduction function | |
KR970031390A (ko) | 비터비 디코더의 분기 메트릭 계산회로 | |
KR930006539A (ko) | 가산기 | |
JP2001177422A (ja) | ビタビ復号におけるブランチメトリック算出方法及びビタビ復号装置 | |
US20040158542A1 (en) | Viterbi decoder | |
KR960701537A (ko) | 순회부호 검출방법 및 장치(method and device for detecting a cyclic code) | |
KR960706169A (ko) | 부호화 방법 및 장치(Method and Apparatus for Encoding) | |
KR960036748A (ko) | 가변길이 복호화 장치 | |
KR970022702A (ko) | 병렬 사이클릭 리던던시 체크(crc) 엔코더 | |
GB9313412D0 (en) | Digital signal comparsion circuitry | |
JP2985918B2 (ja) | 不一致ビット計数回路 | |
KR970050868A (ko) | 병렬 crc 디코더 | |
ATE447363T1 (de) | Datenerfassungssystem | |
KR970059919A (ko) | 나머지 계산방법 및 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |