KR970031382A - A device for generating block synchronizing signal for reel-solomon decoder - Google Patents

A device for generating block synchronizing signal for reel-solomon decoder Download PDF

Info

Publication number
KR970031382A
KR970031382A KR1019950045866A KR19950045866A KR970031382A KR 970031382 A KR970031382 A KR 970031382A KR 1019950045866 A KR1019950045866 A KR 1019950045866A KR 19950045866 A KR19950045866 A KR 19950045866A KR 970031382 A KR970031382 A KR 970031382A
Authority
KR
South Korea
Prior art keywords
signal
outputting
output
solomon decoder
reed solomon
Prior art date
Application number
KR1019950045866A
Other languages
Korean (ko)
Other versions
KR0166268B1 (en
Inventor
권오상
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950045866A priority Critical patent/KR0166268B1/en
Publication of KR970031382A publication Critical patent/KR970031382A/en
Application granted granted Critical
Publication of KR0166268B1 publication Critical patent/KR0166268B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • H03M13/333—Synchronisation on a multi-bit block basis, e.g. frame synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 리드 솔로몬 복호기용 블럭 동기신호 생성장치에 관한 것으로, 복조기(34)에서 출력된 신호와 리드 솔로몬 복호기(36)에서 출력된 신호로부터 채널상에서 발생되는 에러율을 추정하여 출력하는 에러율 추정부(40) 및, 상기 에러율 추정부(40)에서 출력된 에러율에 따라 블럭 동기신호를 발생하여 상기 리드 솔로몬 복호기(36)로 입력하는 동기신호 발생부(50)를 포함하여 구성되어, 에러율 추정을 통해 리드 솔로몬 복호기용 블럭 동기신호를 생성함으로써 데이타 전송 효율을 증가시킬 수 있는 것이다.The present invention relates to a block synchronization signal generator for a Reed Solomon decoder, comprising: an error rate estimator for estimating and outputting an error rate generated on a channel from a signal output from the demodulator 34 and a signal output from the Reed Solomon decoder 36 ( 40) and a synchronization signal generator 50 for generating a block synchronization signal according to the error rate output from the error rate estimator 40 and inputting the block synchronization signal to the Reed Solomon decoder 36. The data transmission efficiency can be increased by generating a block synchronization signal for the Reed Solomon decoder.

Description

리드 솔로몬 복호기용 블럭 동기신호 생성장치(A device for generating block synchronizing signal for reel-solomon decoder)A device for generating block synchronizing signal for reel-solomon decoder

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제 1 도는 일반적인 디지탈 송신 시스템의 개략적인 구성도.1 is a schematic configuration diagram of a general digital transmission system.

제 2 도 (a)는 트랜스포트(transport) 패킷의 구조도.2 is a structural diagram of a transport packet.

(b)는 리드 솔로몬 부호화된 리드 솔로몬 에러 보호 패킷의 구조도.(b) is a structural diagram of a Reed Solomon encoded Reed Solomon error protection packet.

제 3 도는 일반적인 디지탈 수신 시스템의 개략적인 구성도.3 is a schematic diagram of a general digital receiving system.

제 4 도는 일반적인 리드 솔로몬 복호기의 개략적인 구성도.4 is a schematic diagram of a typical Reed Solomon decoder.

제 5 도는 본 발명에 따른 리드 솔로몬 복호기용 블럭 동기신호 생성장치를 포함하는 디지탈 수신 시스템의 구성도.5 is a block diagram of a digital receiving system including a block synchronization signal generator for a Reed Solomon decoder according to the present invention.

제 6 도는 본 발명에 따른 블럭 동기신호의 타이밍도이다.6 is a timing diagram of a block synchronization signal according to the present invention.

Claims (9)

수신안테나(32)를 통해 수신된 신호를 복조하여 출력하는 복조기(34)와, 상기 복조기(34)에서 출력된 신호를 에러 정정 복호화하여 출력하는 리드 솔로몬 복호기(36)를 포함하여 구성된 디지탈 수신기에 있어서, 상기 복조기(34)에서 출력된 신호와 상기 리드 솔로몬 복호기(36)에서 출력된 신호로부터 채널상에서 발생되는 에러율을 추정하여 출력하는 에러율 추정부(40) 및, 상기 에러율 추정부(40)에서 출력된 에러율에 따라 블럭 동기신호를 발생하여 상기 리드 솔로몬 복호기(36)로 입력하는 동기신호 발생부(50)를 포함하여 구성된 것을 특징으로 하는 리드 솔로몬 복호기용 블럭 동기신호 생성장치.A demodulator (34) for demodulating and outputting a signal received through the reception antenna (32), and a Reed Solomon decoder (36) for error correction and decoding of the signal output from the demodulator (34). The error rate estimator 40 estimates and outputs an error rate generated on a channel from the signal output from the demodulator 34 and the signal output from the Reed Solomon decoder 36, and the error rate estimator 40 And a synchronization signal generator (50) for generating a block synchronization signal according to the output error rate and inputting the block synchronization signal to the Reed Solomon decoder (36). 제 l 항에 있어서, 상기 에러율 추정부(40)는, 상기 복조기(34)에서 출력된 신호를 지연시켜 출력하는 지연부(42)와; 상기 리드 솔로몬 복호기(36)에서 출력된 신호를 에러 정정 부호화하여 출력하는 리드 솔로몬 부호기(44); 상기 지연부(42)에서 입력된 신호와 상기 리드 솔로몬 부호기(44)에서 입력된 신호를 비교하여 에러발생신호를 출력하는 제 1 비교기(46) 및; 상기 에러발생신호를 일정시간 동안 계수한 값과 기준값을 비교하여 인에이블 신호를 출력하는 제 1 계수기(48)를 포함하여 구성된 것을 특징으로 하는 리드 솔로몬 복호기용 블럭 동기신호 생성장치.The apparatus of claim 1, wherein the error rate estimator (40) comprises: a delay unit (42) for delaying and outputting a signal output from the demodulator (34); A Reed Solomon encoder (44) for error correcting and encoding the signal output from the Reed Solomon decoder (36); A first comparator 46 for comparing the signal input from the delay unit 42 with the signal input from the Reed Solomon encoder 44 and outputting an error generation signal; And a first counter (48) for outputting an enable signal by comparing the value of the error occurrence signal with a reference value and a reference value. 제 2 항에 있어서, 상기 제 l 비교기(46)는 상기 지연부(42)에서 입력된 신호와 상기 리드 솔로몬 부호기(44)에서 입력된 신호를 비교하여 두 입력 신호가 서로 틀린 경우에 "하이" 신호를 출력하고, 두 입력 신호가 동일한 경우에는 "로우" 신호를 출력하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블럭 동기신호 생성장치.3. The first comparator 46 compares a signal input from the delay unit 42 with a signal input from the Reed Solomon encoder 44, and "high" when the two input signals are different from each other. Outputting a signal, and outputting a "low" signal when the two input signals are the same. 제 2 항에 있어서, 상기 제 1 계수기(48)는, 상기 제 1 비교기(46)에서 출력된 에러발생신호를 일정시간 동안 계수한 값과 기준값을 비교하여 계수값이 기준값 보다 크면 "로우"의 인에이블 신호를 출력하고, 상기 계수값이 기준값 보다 작으면 "하이"의 인에이블 신호를 출력하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블럭 동기신호 생성장치.The method of claim 2, wherein the first counter 48 compares the value of the error occurrence signal output from the first comparator 46 for a predetermined time with a reference value. And outputting an enable signal and outputting an enable signal of " high " when the count value is smaller than the reference value. 제 4 항에 있어서, 상기 제 1 계수기(48)는 상기 제 1 비교기(46)에서 출력된 에러발생신호를 일정시간 동안 계수한 값이 기준값 보다 크면 1바이트 클럭 구간 동안 "로우"의 인에이블 신호를 출력하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블력 동기 신호 생성장치.The enable signal of "low" during the 1-byte clock period is set when the value of counting the error occurrence signal output from the first comparator 46 for a predetermined time is greater than a reference value. Reed-Solomon decoder blunt synchronous signal generator, characterized in that for outputting. 제 4 항에 있어서, 상기 제 1 계수기(68)의 기준값은 채널상에서 발생되는 일반적인 에러값으로 설정된 것을 특징으로 하는 리드 솔로몬 복호기용 블럭 동기신호 생성장치.5. The apparatus of claim 4, wherein the reference value of the first counter (68) is set to a general error value generated on a channel. 제 1 항에 있어서, 상기 동기신호 발생부(50)는, 상기 에러율 추정부(40)의 계수기(48)에서 출력된 인에이블신호에 따라 0에서 203까지 반복적으로 바이트 클럭을 계수하여 계수값을 출력하는 제 2 계수기(52) 및, 상기 제 2 계수기(52)에서 출력된 계수값에 따라 블럭 동기신호를 출력하는 제 2 비교기(54)를 포함하여 구성된 것을 특징으로 하는 리드 솔로몬 복호기용 블럭 동기신호 생성장치.The synchronization signal generator 50 repeatedly counts the byte clocks from 0 to 203 according to the enable signal output from the counter 48 of the error rate estimator 40 to obtain a count value. And a second comparator 54 for outputting a block synchronizing signal according to the count value output from the second counter 52. Signal generator. 제 7 항에 있어서, 상기 제 2 계수기(52)는 "로우"의 인에이블 신호가 입력되는 동안 계수 동작을 정지하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블럭 동기신호.8. The block synchronization signal according to claim 7, wherein the second counter (52) is configured to stop the counting operation while an enable signal of "low" is input. 제 7 항에 있어서, 상기 제 2 비교기(54)는, 상기 제 2 계수기(52)에서 출력된 계수값이 "0"일 동안에 "하이"를 가지는 블록 동기신호를 생성하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블럭 동기신호 생성장치.8. The read of claim 7, wherein the second comparator 54 is configured to generate a block synchronization signal having a "high" while the count value output from the second counter 52 is "0". Block synchronization signal generator for Solomon decoder. ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950045866A 1995-11-30 1995-11-30 Device for generating block synchronizing signal for reed-solomon decoder KR0166268B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045866A KR0166268B1 (en) 1995-11-30 1995-11-30 Device for generating block synchronizing signal for reed-solomon decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045866A KR0166268B1 (en) 1995-11-30 1995-11-30 Device for generating block synchronizing signal for reed-solomon decoder

Publications (2)

Publication Number Publication Date
KR970031382A true KR970031382A (en) 1997-06-26
KR0166268B1 KR0166268B1 (en) 1999-03-20

Family

ID=19437225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045866A KR0166268B1 (en) 1995-11-30 1995-11-30 Device for generating block synchronizing signal for reed-solomon decoder

Country Status (1)

Country Link
KR (1) KR0166268B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754905B1 (en) * 1999-12-15 2007-09-04 톰슨 라이센싱 Preparation of data for a reed-solomon decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754905B1 (en) * 1999-12-15 2007-09-04 톰슨 라이센싱 Preparation of data for a reed-solomon decoder

Also Published As

Publication number Publication date
KR0166268B1 (en) 1999-03-20

Similar Documents

Publication Publication Date Title
KR960020485A (en) HTV receiver
JPH0683202B2 (en) Data encoding / decoding device
GB1457068A (en) Burst error correction code
US6977973B1 (en) System and method for decoding manchester data
KR20230018469A (en) Timestamp information transmission method, device, device and storage medium
JP2001077854A (en) Data transmission device and data reception device
KR970031382A (en) A device for generating block synchronizing signal for reel-solomon decoder
US4964142A (en) Receiver synchronization in encoder/decoder
US4355398A (en) Real time clock recovery circuit
US5847779A (en) Synchronizing a packetized digital datastream to an output processor in a television signal processing system
US5778010A (en) Method and device for correcting packet data error and packet receiver
KR980006956A (en) Method and apparatus for synchronous / asynchronous determination of Viterbi decoding signal
JP3240155B2 (en) Parallel data transmission method and parallel data receiving device
JP2748912B2 (en) Frame synchronization circuit
SU1111260A1 (en) Device for receiving digital information
JP2944153B2 (en) Demodulation reference phase ambiguity removal method
KR970003971B1 (en) Satellite broadcasting receiver
KR100257372B1 (en) A restorative circuit of signal using differential code
KR100224578B1 (en) Method and apparatus for timing recovery using a digital phase locked loop
KR0134338B1 (en) Detection method and apparatus of synchronizing signal in a digital transmission system
JPH04357730A (en) Synchronization device for serial transmission
SU1046958A1 (en) Threshold convolution code decoder
JPH06141056A (en) Error adding circuit
JP2576526B2 (en) I / O signal monitoring circuit
KR0120533B1 (en) Multiplex analog component

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee