Claims (5)
반도체장치의 캐패시터 제조방법에 있어서, 반도체기판 상에 제1 절연막 및 제2 절연막을 차례로 형성하는 단계; 상기 제2 절연막 및 제1 절연막을 연속적으로 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 채우는 플러그 패턴을 형성하는 단계; 상기 결과물 전면에 장벽금속막 및 제1 금속막을 차례로 형성하는 단계; 상기 플러그 패턴 상부의 제1 금속막을 덮는 산화막 패턴을 형성하는 단계; 상기 산화막 패턴을 식각 마스크로하여 상기 제1 금속막 및 상기 장벽금속막을 연속적으로 식각함으로써 상기 플러그 패턴을 덮는 장벽금속막 패턴 및 제1 금속막 패턴을 형성하는 단계; 상기 결과물 전면에 제2 금속막을 형성하는 단계; 상기 제2 금속막을 이방성 식각하여 상기 산화막 패턴, 상기 제1 금속막 패턴, 및 상기 장벽금속막 패턴 측벽에 제2금속막 스페이서를 형성하는 단계; 상기 산화막 패턴을 제거하는 단계; 상기 결과물 전면에 제3 금속막을 형성하는 단계; 및 상기 제3 금속막을 에치백하여 상기 제2 금속막 스페이서의 측벽에 제3 금속막 스페이서를 형성함으로써 상기 제1 금속막 패턴, 상기 제2 금속막 스페이서, 및 상기 제3 금속막 스페이서로 이루어진 스토리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 캐패시터 제조방법.A method of manufacturing a capacitor in a semiconductor device, comprising: sequentially forming a first insulating film and a second insulating film on a semiconductor substrate; Successively patterning the second insulating film and the first insulating film to form a contact hole exposing a predetermined region of the semiconductor substrate; Forming a plug pattern filling the contact hole; Sequentially forming a barrier metal film and a first metal film on the entire surface of the resultant product; Forming an oxide layer pattern covering the first metal layer on the plug pattern; Forming a barrier metal layer pattern and a first metal layer pattern covering the plug pattern by continuously etching the first metal layer and the barrier metal layer using the oxide layer pattern as an etching mask; Forming a second metal film on the entire surface of the resultant product; Anisotropically etching the second metal film to form second metal film spacers on sidewalls of the oxide film pattern, the first metal film pattern, and the barrier metal film pattern; Removing the oxide film pattern; Forming a third metal film on the entire surface of the resultant product; And forming a third metal film spacer on a sidewall of the second metal film spacer by etching back the third metal film, wherein the storage comprises the first metal film pattern, the second metal film spacer, and the third metal film spacer. A method for manufacturing a capacitor of a semiconductor device, comprising the step of forming an electrode.
제1항에 있어서, 상기 제1 금속막, 상기 제2 금속막, 및 상기 제3 금속막은 백금층인 것을 특징으로 하는 반도체장치의 캐패시터 제조방법.The method of claim 1, wherein the first metal film, the second metal film, and the third metal film are platinum layers.
제1항에 있어서, 상기 장벽금속막은 타이타늄(Ti)막 및 질화타이타늄(TiN)막이 적층된 2중 구조의 물질층 또는 탄탈륨(Ta)막으로 형성하는 것을 특징으로 하는 반도체장치의 캐패시터 제조방법.The method of claim 1, wherein the barrier metal film is formed of a material layer having a double structure or a tantalum (Ta) film in which a titanium (Ti) film and a titanium nitride (TiN) film are stacked.
제1항에 있어서, 상기 플러그 패턴은 도우핑된 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체장치의 캐패시터 제조방법.The method of claim 1, wherein the plug pattern is formed of a doped polysilicon film.
제1항에 있어서, 상기 제1 절연막 및 제2 절연막은 각각 산화막 및 질화막으로 형성하는 것을 특징으로 하는 반도체장치의 캐패시터 제조방법.The method of claim 1, wherein the first insulating film and the second insulating film are formed of an oxide film and a nitride film, respectively.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.