KR970012127A - 곱셈기의 승산 방법 - Google Patents
곱셈기의 승산 방법 Download PDFInfo
- Publication number
- KR970012127A KR970012127A KR1019950027275A KR19950027275A KR970012127A KR 970012127 A KR970012127 A KR 970012127A KR 1019950027275 A KR1019950027275 A KR 1019950027275A KR 19950027275 A KR19950027275 A KR 19950027275A KR 970012127 A KR970012127 A KR 970012127A
- Authority
- KR
- South Korea
- Prior art keywords
- multiplication
- encoding
- multipliers
- multiplication method
- multiplier
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 적어도 4개 이상의 피승수 비트를 코드화 하는 인코딩과정과, 상기 인코딩과정에서 코드화된 복수개의 피승수를 승수에 곱하여 승산 또는 승산 과정으로 이루어져 가산 및 시프트 동작 횟수를 줄어 승산속도를 향상 시키므로 프로세서의 처리 속도를 빠르게 할 수 있는 곱셈기의 승산 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 기술에 의한 곱셈기의 승산 방법을 설명하는 알고리즘,
제2도는 본 발명에 따른 곱셈기의 승산 방법을 설명하는 알고리즘,
제3도는 본 발명에 의한 곱셈기의 가산 및 시프트동작 횟수를 나타낸 도면.
Claims (1)
- 적어도 4개 이상의 피승수 비트를 코드화 하는 인코딩과정과, 상기 인코딩과정에서 코드화된 복수개의 피승수를 승수에 곱하여 승산 또는 승산과정으로 이루어져 가산 및 시프트동작 횟수를 줄어 승산속도를 향상시키도록 된 것을 특징으로 하는 곱셈기의 승산 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950027275A KR970012127A (ko) | 1995-08-29 | 1995-08-29 | 곱셈기의 승산 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950027275A KR970012127A (ko) | 1995-08-29 | 1995-08-29 | 곱셈기의 승산 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970012127A true KR970012127A (ko) | 1997-03-29 |
Family
ID=66596636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950027275A KR970012127A (ko) | 1995-08-29 | 1995-08-29 | 곱셈기의 승산 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970012127A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030013808A (ko) * | 2001-08-09 | 2003-02-15 | 강희정 | 어레이 센서를 이용한 맥진장치 |
-
1995
- 1995-08-29 KR KR1019950027275A patent/KR970012127A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030013808A (ko) * | 2001-08-09 | 2003-02-15 | 강희정 | 어레이 센서를 이용한 맥진장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0247383A3 (en) | Apparatus for arithmetic processing | |
| KR970012127A (ko) | 곱셈기의 승산 방법 | |
| WO2003096180A3 (en) | Fast multiplication circuits | |
| JPS5378742A (en) | Multiplication control system | |
| KR930024291A (ko) | 승산방법 및 회로 | |
| KR970029011A (ko) | 병렬 어레이 멀티플리케이션 방법 | |
| KR890012221A (ko) | 고속 승산기 및 이에 의한 승산 방법 | |
| KR970049456A (ko) | 직렬처리 곱셈기 | |
| KR950033806A (ko) | 부스 알고리즘을 이용한 승산기 | |
| KR970076316A (ko) | 신경망을 위한 곱셈기 및 그 곱셈방법 | |
| KR970025177A (ko) | 단일화된 시스톨릭어레이 구조에 의한 dct/dst/dht의 수행 방법 및 그 장치 | |
| TW329485B (en) | Fast division calculation method and apparatus | |
| TW346597B (en) | Operation device | |
| RU94010178A (ru) | Параллельный асинхронный сумматор | |
| KR950009418A (ko) | 무부호 정수와 2의 보수 승산방법 | |
| SU788106A1 (ru) | Квадратор | |
| KR970016929A (ko) | 숫자의 표현방법 | |
| JPS5520508A (en) | Processor for division | |
| KR950024420A (ko) | 디지탈필터 | |
| KR910005150A (ko) | 계산기 및 이 계산기에 이용되는 연산방법 | |
| AU2002308076A1 (en) | Computation of a multiple of a group element for cryptographic purposes | |
| KR950006583A (ko) | 곱셈 회로 및 그 방법 | |
| KR950006588A (ko) | 고속연산형 가산기 | |
| KR19990011575U (ko) | 캐리 선택 가산기 | |
| KR980004013A (ko) | 곱 합 연산 처리 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |