KR970010282B1 - 아우트폰트데이타 발생방법 - Google Patents

Abstract

내용없음.

Description

아우트폰트데이타 발생방법

제1도는 본 발명의 1실시예인 싱글칩 마이크로컴퓨터를 도시한 블럭도.

제2도는 제1도의 싱글칩 마이크로컴퓨터를 적용한 아우트라인폰트묘화시스템의 1예를 도시한 블럭도.

제3a~e도는 제2도의 아우트라인폰트묘화시스템의 동작예를 순서에 따라서 도시한 설명도.

제4a, b도는 아우트라인폰트의 전개와 전송형식의 1예를 도시한 설명도.

제5a, b도는 아우트라인폰트의 전개와 전송형식의 다른 예를 도시한 설명도.

제6도는 DSP와 이중포트 RAM의 접속상태의 1예를 도시한 블럭도.

제7도는 DSP와 이중포트 RAM의 접속상태의 다른 예를 도시한 블럭도.

제8도는 병렬액세스가능한 이중포트 RAM의 1예를 도시한 블럭도.

제9도는 싱글포트 RAM을 유용해서 이루어지는 이중포트 RAM의 블럭도.

제10도는 제2도의 시스템을 배선기판상에 형성한 시스템블럭도.

제11도는 아우트라인폰트데이타의 형식을 모식적으로 표현한 도면.

제12a~c도는 여러개의 DSP를 멀티프로세서적으로 이용한 경우의 개략적인 시스템 구성도.

본 발명은 데이타처리시스템에 있어서의 아우트폰트데이타 발생방법에 관한 것으로서, 예를 들면 레이저빔프린터, 액정프린터, LED(Light Emitting Diode) 프린터 등의 페이지프린터나 CRT(Cathod Ray Tube), 플라즈마, 액정 등을 표시장치로 한 비트맵 디스플레이를 위한 아우트라인폰트전개용의 마이크로컴퓨터에 적용해서 유효한 기술에 관한 것이다.

비트맵메모리에 패턴묘화를 실행하기 위해 사용되는 폰트데이타의 표현방식으로써는 패턴을 도트매트릭스로 표현한 도트폰트형식이 있다. 이 도트폰트형식은 폰트데이타 그 자체가 화소대응의 도트매트릭스적 표형으로 되므로 데이타의 취급이 간단하고, 또한 폰트데이타에 따른 패턴을 고속으로 묘화할 수 있다. 그러나, 임의의 각도로의 회전이 곤란하고 더 나아가서는 도트밀도가 낮으며 확대표시할 때 패턴의 윤곽이 오목볼록하게 되고, 도트밀도를 증가시키면 데이타량이 현저하게 증대한다.

그래서, 패턴의 윤곽을 선의 집합으로써 정의하는 데이타구조를 갖는 아우트라인폰트데이타에 따라 묘화를 실행하는 소위 벡터그래픽스와 같은 방법을 채용하는 것에 의해, 패턴의 윤곽이 오목볼록하게 되거나 데이타량이 증대한다는 문제를 해소할 수 있다.

예를 들면 상기 아우트라인폰트데이타는 단선벡터, 원호, 스플라인곡선, 베제르(Bezier)곡선 등의 자유곡선이나 직선 등의 선의 종류를 나타내는 정보와 그 기점이나 종점 더 나아가서는 그 이외에 제어점의 정보등을 포함하고, 이것에 의해서 폰트의 윤곽이 정의된다.

이와 같은 아우트라인폰트데이타에 따라 아우트라인폰트묘화를 실행하는 시스템의 종래의 단순한 싱글칩 마이크로컴퓨터를 사용하는 경우, 다이렉트 메모리액세스컨트롤러나 그 이외의 주변회로를 포함하는 이 싱글칩 마이크로컴퓨터의 CPU(Central Processing Unit)코어는 아우트라인폰트데이타를 사전에 갖는 외부 메모리에서 아우트라인폰트가 어떤 직선 또는 곡선 등으로 구성되어 있는지를 나타내는 데이타를 받고, 그 아우트라인폰트데이타를 CPU코어가 해독해서 도트패턴으로 전개하기 위한 연산을 실행하고, 대응하는 아우트라인폰트를 일단 폰트캐시로써 기능하는 외부의 작업용 메모리에 CPU코어가 전개한다. 그리고, CPU코어 자신 또는 싱글칩 마이크로컴퓨터에 내장되어 있는 BITBLT(Bit Block Transfer)와 같은 데이타블럭 전송 기능을 갖는 다이렉트메모리액세스컨트롤로가 아우트라인폰트를 작업용 메모리에서 프레임버퍼메모리와 같은 페이지메모리로 전송한다. 이것에 의해 페이지메모리로의 아우트라인폰트의 묘화가 완료된다. 예를 들면 묘화된 내용을 인쇄하는 경우에는 CRT컨트롤러와 같은 묘화/표시프로세서가 페이지메모리상에 완성된 아우트라인폰트 등으로 이루어지는 문서 등을 비디오신호로써 레이저빔 프린터엔진으로 송출한다

또, 이러한 종류의 아우트라인폰트묘화시스템에 관련된 문헌의 예로써는 니케이맥그로힐사 발행의 「니케이 일렉트로닉스 No.417](1987년 3월 23일발행, pp. 205~227)이 있다.

본 발명자가 상술한 기술에 대해서 검토한 결과 다음에 기술하는 것과 같은 문제점이 있는 것을 발견하였다. 즉, CPU코어가 아우트라인폰트의 전개를 실행하므로 CPU코어가 그 동안 다른 작업을 할 수 없어 시스템의 동작효율이 저하되고 만다는 문제가 있었다. 아우트라인폰트의 전개에는 다량의 부동소수점연산을 필요로 하는 자유곡선의 좌표점산출이 필요하고, 또 폰트에 확대, 축소, 회전 등과 마찬가지로 다량의 부동소수점 연산을 요하는 좌표변환도 통상 실시하지 않으면 안되므로 CPU코어의 부담이 너무 커지기 때문이다.

또, CPU코어에 그 코프로세서인 FPU(부동소수점연산유닛)를 부가해서 자유곡선의 산출이나 좌표변환을 고속화하고자 하는 것도 고려된다. 그러나, 현상의 FPU의 연산속도는 그 구조상 1회의 부동소수점 연산당 수 ㎲~수십 ㎲로써, 연산속도의 고속화에는 한계가 있다. 그리고, CPU에 밀접하게 결합되어 있는 코프로세서로써의 FPU는 주프로세서(CPU코어)에 대한 명령에 혼재해서 기술되어 있는 코프로세서용의 명령을 실행하기 때문에 FPU가 부동소수점연산을 실행하고 있을 때 CPU코어는 그것과 병행해서 독립된 데이타처리를 진행할 수 없다. 즉, 주프로세서로써의 CPU코어는 코프로세서로써의 FPU가 명령실행중인지 아닌지를 알기 위한 명령동기의 기구에 의해 FPU가 코프로세서명령의 실행을 완료할 때까지 주프로세서는 새로운 명령을 실행하지 않는다. 이와 같이 CPU는 FPU가 아우트라인폰트의 전개를 실행하고 있을 때 그 이외의 작업을 자유롭게 할 수 없어 결국 시스템의 동작효율은 별로 향상되지 않는다.

본 발명의 목적은 마이크로프로세서에 큰 부담을 주지 않고, 또는 마이크로프로세서의 동작을 그다지 구속하지 않고서 다량의 연산을 고속으로 실행할 수 있는 아우트폰트데이타 발생방법을 제공하는 것이다.

본 발명의 다른 목적은 아우트라인폰트의 전개를 효율적으로 실행할 수 있는 아우트폰트데이타 발생방법을 제공하는 것이다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면에 의해 명확하게 될 것이다.

본원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.

본 발명의 아우트폰트데이타 발생방법은 (a) 전개되어야할 아우트라인폰트를 지정하기 위한 정보를 포함하고 있는 아우트라인폰트전개명령을 내부버스를 거쳐서 마이크로프로세서에서 디지탈처리프로세서에 공급하기 위한 스텝, (b) 상기 디지탈신호처리프로세서는 전송된 처리되어 있지 않은 아우트폰트데이타를 페치하고, 데이타처리알고리듬에 따라서 상기 처리되어 있지 않은 아우트라인폰트데이타를 전개하기 위해 상기 데이타를 연산하여 좌표변환을 실행하기 위한 스텝, (c) 전용버스를 거쳐서 멀티포트메모리내에 상기 디지탈신호처리프로세서로부터의 상기 처리된 아우트라인폰트데이타를 저장하기 위한 스텝 및 (d) 상기 내부버스를 거쳐서 표시장치에 상기 처리된 아우트라인폰트데이타를 전송하기 위한 스텝을 포함한다.

다음에 기술하는 실시예에서는 마이크로프로세서와 이 마이크로프로세서에 의해 동작이 지시되는 시퀀스제어부, 실행부 및 데이타처리알고리듬을 기술한 제어기억부를 포함하는 디지탈신호처리프로세서를 1개의 반도체기판에 형성한 데이타처리시스템이 개선된다. 또, 상기 디지탈신호처리프로세서 및 마이크로프로세서의 양쪽에서 서로 다른 버스를 거쳐서 액세스가능한 이중포트 RAM을 내장하는 데이타처리시스템이 개시된다.

마이크로프로세서, 이 마이크로프로세서에 의해 동작이 지시되는 시퀀스제어부, 실행부 및 데이타처리알고리듬을 기술한 제어기억부를 포함하는 디지탈신호처리프로세서와 이 디지탈신호처리프로세서의 양쪽에서 서로 다른 버스를 거쳐서 액세스가능한 이중포트 RAM을 포함한 데이타처리시스템이 개시된다. 특히 상기 제어기억부는 아우트라인폰트데이타를 도트패턴의 형식으로 이중포트 RAM에 전개하기 위한 데이타처리알고리듬을 포함한다. 또, 상기 이중포트 RAM에 있어서의 마이크로프로세서측의 액세스폰트에 데이타의 블럭전송을 제어할 수 있는 다이렉트메모리액세스컨트롤러가 접속되어 있다. 그리고, 상기 마이크로프로세서는 디지탈신호처리프로세서에 전개를 지시한 아우트라인폰트의 종별을 나타내는 정보를 유지하는 영역을 갖고 있다.

이하, 본 발명의 구성에 대해서 실시예와 함께 설명한다.

또, 실시예를 설명하기 위한 모든 도면에 있어서 동일한 기능을 갖는 것은 동일한 번호를 붙이고, 그 반복적인 설명은 생략한다.

(싱글칩 마이크로컴퓨터)

제1도에는 본 발명의 1실시예인 싱글칩 마이크로컴퓨터의 블럭도가 도시되어 있다. 동일 도면에 도시된 싱글칩 마이크로컴퓨터(1)은 특히 제한되지 않지만 마이크로프로세서로써의 CPU(2), 아우트라인폰트 전개를 실행하기 위한 부동소수점연산기능을 갖는 디지탈신호처리프로세서(이하, DSP라고도 한다)(3), 비트블럭트랜스퍼와 같은 데이타블럭전송제어기능을 갖는 다이렉트메모리액세스컨트롤러(이하, DMAC라고도 한다)(6), 이중포트 RAM(4) 및 상기 CPU(2)의 동작프로그램을 저장하는 ROM이나 외부와의 사이에서 데이타통신을 실행하기 위한 직렬통신인터페이스컨트롤러(이하, SCI라고도 한다) 등을 포함하는 주변회로(7)가 1개의 반도체기판에 집적되어 있다. 상기 각 회로블럭은 공통버스와 같은 내부버스(5)에 공통접속되고, 또 DSP(3)와 이중포트 RAM(4)는 전용버스(13)에 의해 결합되어 있다.

상기 CPU(2)는 주변회로(7)에 포함되는 ROM에 미리 라이트되어 유지되고 있는 동작프로그램에서 명령을 리드해서 해독하고, 그 명령을 실행하기 위한 연산이나 데이타전송등에 필요한 각종 제어신호를 생성한다.

상기 DSP(3)은 특히 제한되지 않지만 데이타처리알고리듬을 마이크로명령으로 프로그래밍한 마이크로 ROM(도시하지 않음)을 갖고, 소정의 순서에 따라, 이 마이크로ROM에서 마이크로명령을 리드해서 내장된 곱과 합의 연산기, 메모리, 압출력회로(도시하지 않음) 등을 제어하도록 되어 있다. 이와 같은 DSP(3)은 부동소수점연산 등에 있어서 높은 빈도로 나타나는 곱과 합의 연산등의 고속연산이나 그를 위한 고속데이타 전송을 달성해서 높은 처리능력을 얻기 위해 범용 마이크로프로세서에서는 소프트웨어 처리되어 있는 승산등을 하드웨어화하기 위한 승산기나 곱과 합의 연산기 등을 가짐과 동시에 명령전송계와 데이타전송계의 분리에 의해 명령페치, 데이타전송, 연산을 병렬파이프라인처리 가능하게 하는 구조를 갖는다.

본 실시예에 있어서, 상기 마이크로ROM에 미리 기술된 데이타처리알고리듬은 예를 들면 아우투라인폰트의 전개, 아우트라인폰트에 대한 확대, 축소, 이동, 회전 등의 좌표변환 전개된 폰트내부의 페이팅 등을 실행하기 위한 내용 등을 갖는다.

상기 이중포트 RAM(4)는 특히 제한되지 않지만 아우트라인폰트의 전개나 작성을 위한 작업영역으로써 이용된다. 상기 이중포트 RAM(4)을 폰트캐시메모리로써 이용할 수 있게 하기 위해 CPU(2)에는 이 CPU가 DSP(3)에 전개를 지시해서 이중포트 RAM(4)상에 형성되어 있는 아우트라인폰트의 종별을 나타내는 정보를 유지하기 위한 작업영역(2A)이 마련되어 있다. 따라서, CPU(2)가 아우트라인폰트의 전개를 실행하는 경우에 그 작업영역(2A)을 참조하는 것에 의해 동일한 아우트라인폰트를 2번 전개하는 시간이 생략된다. 이와 같이, 이중포트 RAM(4)를 폰트캐시메모리로써도 이용하는 처리방법은 CPU(2)의 동작프로그램에 의해 선택된다. 즉, ROM에는 CPU(2)가 아우트라인폰트의 전개를 DSP(3)에 지시할 때 작업영역(2A)에 유지되어 있는 정보를 조사해서 이미 이중포트 RAM(4)에 원하는 폰트가 전개되어 있던 경우, 상기 이중포트 RAM(4)에 이미 전개되어 있는 폰트를 이용하도록 하는 동작프로그램이 라이트되어 유지된다.

또, 특히 제한되지 않지만 상기 내부버스(5)는 외부단자 ET를 거쳐서 외부버스(8)에 결합된다.

(아우트라인폰트묘화시스템)

제2도에는 상기 싱글칩 마이크로컴퓨터(1)를 이용한 아우트라인폰트묘화시스템의 1예가 도시되어 있다. 동일 도면에 도시되는 시스템은 특히 제한되지 않지만 레이저빔프린터(이하, LBP라고도 한다)에 적용된 예이다. 상기 싱글칩 마이크로컴퓨터(1)는 폰트데이타를 저장하는 메모리(9), 문자나 도형을 묘화하는 페이지메모리(10) 및 도형의 묘화나 프린터엔진(12)에 비디오신호의 송출을 실행하는 묘화/표시프로세서(11) 등과 함께 외부버스(8)에 접속되어 있다. 또, 상기 묘화/표시프로세서(11)로써는 (주)히다찌제작소의 ACRTC(HD63484-4, HD63484-6, HD63484-8) 등을 이용할 수 있다.

상기 메모리(9)에 저장되어 있는 아우트라인폰트데이타는 특히 제한되지 않지만 제11도에 도시된 바와 같이 단선벡터, 원호, 스플라인곡선, 베제르곡선 등의 자유곡선이나 직선 등의 선의 종류마다 할당된 코드정보를 포함하는 연산코드 지정영역 OPC와 그 코드정보에 의해서 특정되는 선의 기점이나 종점, 더 나아가서는 자유곡선 등을 정의할 때 필요한 제어점 등의 좌표정보를 포함하는 오퍼랜드 지정필드 OPR에 의해서 구성되는 포맷을 최소단위로써 갖는다.

예를 들면 여러개의 곡선이나 직선으로 구성되는 문자나 기호의 윤곽은 이것에 포함되는 각각의 선분을 정의하는 상기 아우트라인폰트데이타의 집합에 의해 정의된다. 이와 같은 각종 아우트라인폰트데이타는 문자나 기호마다 상기 메모리(9)에 저장되어 있다.

(아우트라인폰트묘화동작)

제3a~e도는 제2도의 아우트라인폰트묘화시스템의 동작예가 순서에 따라 도시되어 있다.

CPU(2)가 필요한 아우트라인폰트를 페이지메모리(10)에 묘화하고자 할 때 제3a도와 같이 그 아우트라인폰트데이타를 구성하는 아우트라인폰트데이타를 외부메모리(9)에서 DSP(3)으로 DMAC(6)에 의해 전송시킨다. 또, 이것 대신에 DSP(3) 자신이 메모리(9)에서 직접 아우트라인폰트데이타를 페치해도 된다.

DMAC(6)을 이용하는 경우 미리 CPU(2)는 DMAC(6)에 메모리(9)의 전송원 어드레스나 전송단어수를 초기설정해 둔다. DSP(3) 자신이 메모리(9)를 액세스하는 경우에는 전개해야 할 아우트라인폰트를 지정하는 정보를 포함하는 아우트라인폰트 전개명령을 CPU(2)가 DSP(3)에 부여해둔다.

계속해서, DSP(3)은 제3b에 도시된 바와 같이 아우트라인폰트데이타를 페치하고 자기 자신의 프로그램에 따라서 그 아우트라인폰트를 구성하는 자유곡선의 산출이나 좌표변환 등의 일련의 연산을 실행하고 제3c도와 같이 또 그 연산 결과에 따라 그 폰트를 이중포트 RAM(4)에 전개한다. 전개된 폰트의 데이타는 도트패턴을 구성하는 데이타이다. 이때, DSP(3)에 의해 아우트라인폰트내부의 페인팅이 실행하는 경우도 있을 수 있다. 또는 나중에 묘화/표시프로세서(11)가 페인팅을 실행하는 경우도 있다.

이중포트 RAM(4)에 전개된 아우트라인폰트는 제3d도와 같이 비트블럭전송기능을 갖는 DMAC(6)에 의해 외부의 페이지메모리(10)으로 전송된다. 그리고, 최후에 페이지메모리(10)으로 전송된 문자나 묘화/표시프로세서(11)이 묘화한 도형 등으로 이루어지는 문서는 제3e도와 같이 묘화/표시프로세서(11)에 의해 페이지메모리(10)에서 LBP프린터엔진(12)에 대해 비디오신호로써 전송되어 인쇄에 이용된다.

여기에서, 제3a~e도에 도시된 동작기간중 CPU(2)는 아우트라인폰트의 전개/묘화에 관해서 DSP(3)나 DMAC(6)의 초기설정 등을 제외하고는 기본적으로 관여하지 않는다. 따라서, 그 사이에 CPU(2)는 LBP외부의 도시하지 않은 호스트컴퓨터와의 통신이나 호스트컴퓨터에서 전송되어 오는 포스트스크립트 등의 페이지기술언어의 해독을 실행할 수 있으므로 시스템의 동작효율이 향상된다.

또한, DSP(3)은 CPU(2)의 페이지기술언어 해독에 따른 좌표변환 등을 실행하는데 사용할 수도 있는 것은 물론이다.

(아우트라인폰트의 전개와 전송방식)

이중포트 RAM(4)에 대한 아우트라인폰트의 전개와 전송형식은 상기한 바와 같이 DSP(3)이 이중포트 RAM(4)에 1문자분만 폰트전개하고(제4a도 참조), 다음에 DMAC(6)이 페이지메모리(10)으로 그 폰트를 비트블럭전송한다(제4b도 참조)는 형식뿐만 아니라 제5a도 및 제5b도에 도시된 바와 같이 이중포트 RAM(4)를 가상적으로 2개의 영역으로 분할해서 한쪽의 영역에 이미 전개되어 있는 폰트를 DMAC(6)이 페이지메모리(10)으로 비트블럭전송한다는 형식을 채용해도 된다. 후자의 방법을 채용하면 DSP(3)와 DMAC(6)를 동시에 동작할 수 있으므로, 전자보다 아우트라인폰트묘화의 효율이 전체적으로 높아진다.

(DSP와 이중포트 RAM의 접속형태)

제6도에는 DSP(3)에 마련한 어드레스레지스터와 같은 어드레스포인터(19)와 데이타버퍼(20)을 거쳐서 DSP(3)에 이중포트 RAM(4)을 접속하는 형태가 도시되어 있다. 제6도에 도시된 DSP(3)는 특히 제한되지 않지만 가산, 승산, 곱과 합의 연산 등을 고속으로 실행할 수 있는 실행부로써 승산기 또는 곱과 합의 연상기 이외에 산술논리연산기를 포함하는 연산기(18), 여러개의 레지스터(17), 작업영역으로써 이용되는 데이타메모리(16)를 내부버스(21)에 의해 접속해서 마련함과 동시에 데이타처리알고리듬을 기술한 마이크로ROM과 같은 프로그램메모리(14)를 갖고, 이 프로그램메모리(14)에서 순차로 명령을 리드하여 상기 실행부의 동작을 제어하는 마이크로시퀀서(15)를 포함한다. DSP(3)에 있어서 데이타메모리(16)를 액세스하기 위한 명령은 프로그램메모리(14)에 포함된다. 이 명령에는 데이타메모리(16)의 액세스어드레스를 지정하는 어드레스지정필드를 포함하고 있다. DSP(3)의 외부에 마련된 이중포트 RAM(4)를 직접 액세스하기 위한 명령이 프로그램메모리(14)에 포함되어 있지 않을 때에는 제6도에 도시된 바와 같이 DSP(3)에 어드레스포인터(19) 및 데이타버퍼(20)를 마련하고, 이들을 통해서 이중포트 RAM(4)을 접속한다. 이것에 의해, DSP(3)에 있어서 이중포트 RAM(4)에 대한 액세스가 외관상 어드레스포인터(19) 및 데이타버퍼(20)에 대한 레지스터액세스와 등가로 된다.

따라서, DSP(3)을 기존의 DSP모듈을 이용해서 구성하는 경우에는 프로그램메모리의 내용을 대폭으로 변경하지 않고 이중포트 RAM(4)와의 접속이 가능하게 된다.

이중포트 RAM(4)을 직접 액세스하기 위한 명령을 프로그램메모리(14)에 포함해두는 경우에는 제7도에 도시한 바와 같이 DSP(3)의 내부버스(21)에 직접 이중포트 RAM(4)을 접속할 수 있다. 즉, 제6도의 데이타메모리(16)와 같은 접속으로 한다. 이 경우에는 기존의 DSP모듈에 있어서의 프로그램메모리의 내용을 비교적 크게 변경하지 않으면 안되지만 어드레스포인터(19)나 데이타버퍼(20) 등의 레지스터를 거치지 않아도 되므로, DSP(3)에 의한 이중포트 RAM(4)의 액세스가 고속으로 된다.

(이중포트 RAM)

제8도는 완전히 독립된 2개의 액세스포트를 갖는 이중포트 RAM의 1예가 도시되어 있다. 이 이중포트 RAM(4)의 메모리셀어레이(30)에는 여러개의 메모리셀(도시하지 않음)이 매트릭스 형상으로 배치되어 있다. 각각의 메모리셀은 메모리셀이 선택단자와 데이타입출력단자를 각각 2조 갖는다. 각각의 메모리셀의 한쪽의 선택단자에는 어드레스디코더(31)에 의한 어드레스신호(32)의 해독결과에 따라서 선택레벨로 구동되는 워드선이 결합되고, 메모리셀의 다른쪽의 선택단자에는 어드레스디코더(33)에 의한 어드레스신호(34)의 해독결과에 따라서 선택레벨로 구동되는 다른 워드선이 결합되어 있다. 또, 각각의 메모리셀의 한쪽의 데이타 입출력단자는 상기 어드레스디코더(31)에 의한 어드레스신호(32)의 해독결과에 따라서 스위치제어되는 칼럼선택회로(35)에 이르는 비트선(도시하지 않음)에 결합되고, 메모리셀의 다른쪽의 데이타 입출력단자는 상기 어드레스디코더(33)에 의한 어드레스신호(34)의 해독결과에 따라서 스위치제어되는 칼럼선택회로(35)에 이르는 비트선(도시하지 않음)에 결합되어 있다. 상기 칼럼선택회로(35)는 공통데이타선(37)을 거쳐 한쪽의 데이타입출력회로(38)에 접속되고, 상기 칼럼선택회로(36)은 공통데이타선(39)을 거쳐 다른쪽의 데이타입출력회로(40)에 접속되어 있다.

상기 어드레스신호(32)는 내부버스(5)를 거쳐서 CPU(2)나 DMAC(6)에서 부여되고, 데이타입출력회로(38)은 그들과의 사이에서 데이타(41)를 수수한다. 또, 상기 어드레스신호(34)는 전용버스(13)를 거쳐서 DSP(3)에서 부여되고 다른쪽의 다른쪽의 데이타입출력회로(40)와 DSP(3)와의 사이에서 데이타(42)를 수수한다.

제8도에 도시된 이중포트 RAM은 상기 설명에서 명백한 바와 같이 내부버스(5)측 및 전용버스(13)측의 각각에서 완전히 독립해서 리드와 라이트가 가능하지만 양쪽에서 이중포트 RAM(4)의 동일 어드레스가 중복된 타이밍에서 라이트액세스되는 경우에는 어느 것인가 한쪽에서의 라이트를 우성시키도록 되어 있다. 이와 같은 우선제어는 아비터로써의 기능을 갖는 컨트롤러(44)가 실행한다. 이 컨트롤러(44)는 내부버스(5)를 거쳐서 부여되는 어드레스신호(32), 리드/라이트신호, 칩선택신호와 전용버스(13)을 거쳐서 부여되는 어드레스신호(34), 리드/라이트신호, 칩선택신호을 받아 이들의 상태에 따라서 상기 우선제어 및 동작모드나 타이밍제어를 실행한다. 예를 들면 우선제어에 관한 제어신호로써 대기신호,나 인에이블신호E₅, E₁₃을 생성한다. 대기신호,는 그 어서트상태에 따라 DSP(3), CPU(2) 또는 DMAC(6)에 의한 이중포트 RAM(4)으로의 액세스의 사이클을 시간적으로 연장하는 것을 지시하는 신호로 간주된다. 또, 인에이블신호 E₅, E₁₃은 그 어서트상태에 따라서 어드레스디코더(31) 및 데이타입출력회로(38), 어드레스디코더(33) 및 데이타입출력회로(40)을 동작가능하게 제어한다. 이와 같은 우선제어를 위한 제어신호를 생성하는 컨트롤러(44)는 CPU(2) 또는 DMAC(6)와 DSP(3)의 양쪽에서 이중포트 RAM(4)의 동일 어드레스가 중복된 타이밍에서 라이트액세스되는 경우에는 미리 정해진 소정의 우선제어논리에 따라서, 예를 들면 대기신호를 네게이트, 대기신호를 어서트, 인에이블신호F₅를 어서트, 인에이블신호 E₁₃을 네게이트해서 내부버스(5)측으로부터의 라이트액세스를 최초로 허용한다. 그 이외의 경우에는 양쪽으로부터의 병렬 액세스를 허용한다.

이와 같은 완전히 병렬액세스할 수 있는 이중포트 RAM(4)의 채용은 특히 제5a, b도에서 설명한 아우트라인폰트의 전개와 전송형태에 유효한다.

또, 상기 리드/라이트신호,는 CPU(2), DSP(3) 또는 DMAC(6)이 이중포트메모리(4)에 대해서 리드동작을 지시하는 것인지, 라이트동작을 지시하는 것인지를 나타내는 제어신호이고, 상기 칩선택신호,는 CPU(2), DSP(3) 또는 DMAC(6)이 이중포트메모리(4)를 선택할지 하지 않을지를 지시하는 제어신호이다.

제9도는 싱글포트RAM(50)을 유용해서 이루어지는 구조인 이중포트RMA(4)가 도시되어 있다. 싱글포트RAM(50)을 사용해서 서로 다른 내부버스(5)와 (13)의 양쪽에서 액세스가 가능하게 하기 위해 싱글포트RAM(50)의 1개의 어드레스입력회로에 1쌍의 버퍼(51),(52)의 출력단자를 공통접속하고, 한쪽의 버퍼(51)의 입력단자는 상술한 어드레스신호(32)를, 그리고 다른쪽의 버퍼(52)의 입력단자에는 상술한 어드레스신호(34)를 공급한다. 또, 싱글포트 RAM(50)의 1개의 데이타입출력회로에도 데이타(41)을 수수하기 위한 버퍼(53)이 입출력단자와 데이타(42)를 수수하기 위한 버퍼(54)의 입출력단자를 공통점 속해둔다. 싱글포트 RAM(50)을 유용하는 이중포트 RAM의 성질상 양쪽의 버스(5), (13)으로부터의 병렬 액세스는 불가능하므로 양쪽으로부터의 액세스경합을 회피하기 위한 조정논리가 컨트롤러(55)에 내장되어 있다. 이 컨트롤러(55)는 이와 같은 조정논리에 따라서 상술한 대기신호,및 인에이블신호 E₅, E₁₃을 형성하지만 어떤 경우에도 어느 한쪽의 버스로부터의 액세스만을 허용하도록 대기신호,나 버퍼(51)~(54)를 제어하도록 되어 있다.

이와 같은 싱글포트 RAM(50)을 유용해서 이루어진 이중포트 RAM(4)는 양 포트로부터의 병렬액세스가 불가능하지만, 메모리셀에 대한 워드선이나 비트선의 구조, 어드레스디코더나 입출력회로, 더 나아가서는 칼럼선택회로의 수 등의 점에 있어서 RAM 그 자체의 구조가 간단하게 되어 이중포트 RAM을 저렴화할 수 있다.

(멀티칩컴퓨터)

상기 CPU(2), DSP(3), 이중포트 RAM(4), DMAC(6), 주변회로(7)등은 1개의 반도체기판에 온칩화해서 형성하는 것에 한정되지 않고, 제10도에 도시된 바와 같이 1개의 배선기판(예를 들면 프린트기판)(60)상에 내장해서 멀티칩컴퓨터화할 수 있다. 이때, 상기 배선기판(60)상에는 아우트라인폰트묘화시스템을 구성하기 위한 상기 아우트라인폰트 데이타메모리(9), 페이지메모리(10), 묘화/표시프로세서(11) 등도 내장해둘 수 있다.

이와 같은 멀티칩 구성에 있어서도 이중포트 RAM(4)의 액세스타임을 충분히 고속화할 수 있으면 온칩형식으로 구성된 싱글칩 마이크로컴퓨터(1)를 사용하는 경우와 거의 같은 처리속도를 얻을 수 있다. 특히 기판상에서 멀티칩화하여 필요한 데이타처리시스템을 구성하면 싱글칩 마이크로컴퓨터(1)와 같은 새로운 LSI를 개발하는 시간을 생략해서 소기의 데이타처리시스템을 간단히 얻을 수 있다.

(DSP의 멀티프로세서화)

지금가지의 설명에서는 LSI 또는 기판으로 구성된 마이크로컴퓨터 또는 시스템내에 DSP(3)을 1개만 배치하고 있지만 여러개의 DSP(3)를 사용해서 DSP의 멀티프로세서화를 도모할 수도 있다.

제12a도에는 1개의 CPU(2)에 DSP(3)과 이중포트RAM(4)를 2조 마련한 예가 도시되어 있다. 이와 같은 구성에 있어서는 폰트전개의 처리능력이 대략 2배로 향상된다.

제12b도에는 2개의 CPU(2)에 2조의 DSP(3)와 이중포트 RAM을 마련한 예가 도시된다. 이 구성에 있어서는 폰트전개의 처리능력의 향상은 폰트전개나 폰트묘화 등에 대한 1개당이 CPU(2)의 부담이 제12a도의 예에 비해 경감된다.

제12c도에는 2개의 CPU(2)의 각각에 전용의 DSP(3)와 이중포트 RAM(4)을 공유시키는 예가 도시되어 있다. 이와 같은 구성은 제12b도에 비해서 CPU(2)의 시스템제어동작에 유통성을 갖게 하면서 동작효율을 향상시키기 쉽게된다.

상술한 각 실시예에 있어서는 어드레스버스, 제어신호버스 및 데이타버스를 단지 버스로서 나타냈지만 제8도 및 제9도에서 이해할 수 있는 바와 같이 각종 버스를 포함하고 있다.

상술한 각 실시예에 의하면 다음의 작용효과를 얻을 수가 있다.

(1) DSP(3)은 다량의 연산을 고속으로 실행하기 위한 구조, 예를 들면 누적승산을 위한 승산기와 가산기를 포함함과 동시에 데이타와 명령의 전송계의 분리에 의한 명령페치, 데이타전송, 연산을 병렬파이프라인처리하는 것 등에 의해 FPU 등의 코프로세서를 사용하는 경우보다도 필요한 연산을 고속으로 실행하고, 이것에 의해 CPU만 또는 CPU와 FPU와 같은 코프로세서를 포함하는 데이타처리시스템을 사용하는 것보다도 DSP(3)과 CPU(2)를 사용한 것이 아우트라인폰트묘화를 고속으로 실행할 수 있다.

(2) DSP(3)는 CPU(2)의 지시에 따라 프로그램메모리(14)의 데이타처리알고리듬을 사용해서 스스로 폰트전개 등 일련의 데이타처리를 CPU(2)의 데이타처리동작과 병행해서 실행한다.

즉, DSP(3)은 CPU(2)의 코프로세서로 되는 FPU와 같이 CPU(2)의 처리 대신에 실행하는 명령실행순서와는 다른 제어순서를 갖고 있으므로 CPU(2)의 동작과는 독립적으로 데이타처리를 진행할 수 있다. 이것에 따라 CPU(2)는 DSP(3)이 부동소수점연산과 같은 데이타처리를 실행하고 있을 때 그것과는 관계없는 또는 다른 처리를 진행할 수 있다. 이와 같이 DSP(3)는 CPU(2)에 튼 부담을 주지 않고, 더 나아가서는 CPU(2)의 동작을 그다지 구속하지 않고, 다량의 연산을 고속으로 실행할 수 있다.

(3) CPU(2)와 CPU(3)의 양쪽에서 서로 다른 버스를 거쳐서 각각 액세스가능하게 마련되어 있는 이중포트 RAM(4)는 DSP(3)에 의한 연산결과의 저장, 예를 들면 RAM으로의 아우트라인폰트의 전개를 CPU(2)가 결합된 공유버스(5)와는 별개의 전용버스(13)를 거쳐서 실행할 수 있게 작용하고, 이것에 의해 CPU(2)와 DSP(3)의 병렬동작의 완전화가 보증되어 DSP(3)에 의한 아우트라인폰트전개와 같은 데이타처리는 물론 시스템전체의 동작효율을 증가시킬 수 있다.

(4) 상기 이중포트 RAM(4)를 폰트캐시메모리로써 이용하는 것에 의해 이미 이중포트 RAM(4)에 전개되어 유지되어 있는 아우트라인폰트에 대해서는 새로운 폰트전개를 하지 않아도 된다.

(5) 아우트라인폰트전개를 거쳐서 페이지메모리(10)에 도트패턴을 묘화하는 경우에 아우트라인폰트내부의 페인팅이나 아우트라인폰트전개시의 화소논리연산 등을 실행하기 위해 메모리라이트 동작뿐만 아니라 메모리리드동작도 함께 폰트를 작성하지 않으면 안될 때, 그 페이지메모리보다 고속액세스가능한 이중포트 RAM(4)에 일단 아우트라인폰트의 전개를 실행해서 필요한 폰트를 작성하고 나서, 종합해서 프레임버퍼메모리 등으로 전송하도록 해 두는 것은 직접 페이지메모리(10)상에서 아우트라인폰트를 전개하기 위한 화소논리연산이나 전개후에 있어서의 내부페인팅을 하기 위해 메모리리드동작이나 라이트동작을 반복실행하는 경우에 비해서 상대적으로 저속인 페이지메모리(10) 대한 전체적인 리드, 라이트횟수를 감소하도록 할 수있다.

즉, 이중포트 RAM(4)에 작성된 폰트를 전송하기 위해서만 상대적으로 지속인 페이지메모리(10)를 라이트액세스하면 되게 된다.

이것에 따라 최종적인 묘화를 완료할 때까지의 처리시간을 단출할 수 있다.

(6) 상기 작용효과(5)에 있어서의 이중포트 RAM에서 페이지메모리(10)로의 데이타전송효율은 데이타의 블럭전송을 제어할 수 있는 DMAC(6)에 의해 향상시킬 수 있다. 이와 같은 DMAC(6)이 마련되어 있으면 상기 아우트라인폰트 내부의 페인팅이나 아우트라인폰트전개시의 화소논리연산 등이 실행되지 않은 경우에도 페이지메모리(10) 등에 최종적인 묘화를 완료할 때까지의 처리시간을 단축할 수 있다.

(7) 폰트캐시 등과 같은 작업영역으로써 이용되는 이용포트 RAM(4)를 서로 다른 버스에서 액세스가능한 CPU(2), DSP(3), 더 나아가서는 DMAC(6)을 상기 이중포트 RAM(4)와 함께 동일 반도체기판에 형성하는 것에 따라 DSP(3)에 의한 폰트전개를 위해서 이중포트 RAM(4)로의 액세스, 폰트에 대한 화소논리 연산처리 등을 이해서 이중포트 RAM(4)로 액세스, 이중포트 RAM(4)에 작성된 폰트를 CPU(2)나 DMAC(6)이 외부로 전송하기 위해 이중포트 RAM(4)로 액세스하는 CPU(2)나 DSP(3)이 이중포트 RAM(4)을 작업영역 등으로 이용해서 실행하는 데이타처리나 데이타전송을 고속화할 수 있다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다.

예를 들면 상기 실시예에서는 폰트전개용이 작엉영역으로서 이용되는 이중포트 RAM에서 직접 페이지메모리로 데이타를 전송해서 묘화하는 경우에 대해서 설명했지만, 시스템이 동작개시시에 미리 다수의 아우트라인폰트를 전개해서 그 이외의 메모리에 폰트를 전송하여 저장해두도록 해도 된다. 또, 상기 페이지메모리(10)은 비교적 큰 용량을 필요로 하므로 소위 다이나믹형 RAM으로 구성되지만 이것은 스테이틱형 RAM으로 구성해도 된다.

이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경으로 된 이용분야인 레이저빔프린터등의 페이지프린터에 적용한 경우에 대해서 설명했지만 본 발명은 그것에 한정되는 것은 아니고, CRT디스플레이와 같은 비트맵디스플레이시스템을 위한 묘화나 또 그 이외의 데이타처리시스템에 널리 적용할 수 있다. 본 발명은 적어도 다량의 연산을 고속으로 실행할 필요가 있는 조건에 적용할 수가 있다.

본원에서 개시된 발명중 대표적인 것에 의해 얻을 수 있는 효과를 간단히 설명하면 다음과 같다.

즉, 데이타처리시스템에 포함되는 디지탈신호처리프로세서는 다량의 연산을 고속으로 실행하기 위한 구조를 마련하는 것에 의해 FPU 등의 코프로세서를 사용하는 경우보다 부동소수점등 필요한 연산을 고속으로 실행할 수 있고, 이것에 의해 디지탈신호처리프로세서와 마이크로프로세서를 포함하는 시스템이 마이크로프로세서만, 또는 마이크로프로세서와 FPU와 같은 코프로세서를 포함하는 데이타처리시스템보다 다량의 연산을 고속으로 실행할 수 있다.

또, 디지탈신호처리프로세서는 마이크로프로세서의 처리에 다라 내장된 제어기억장치의 데이타처리알고리듬을 사용해서 스스로 일련의 데이타처리를 마이크로프로세서의 데이타처리동작과 병행해서 실행하여 마이크로프로세서의 동작과는 독립적으로 데이타처리를 진행할 수 있다. 따라서, 마이크로프로세서는 디지탈신호처리프로세서가 부동소수점연산과 같은 데이타처리를 실행하고 있을 때 그것과는 관계없는, 또는 다른 처리를 진행할 수 있고, 이것에 의해 마이크로프로세서에 큰 부담을 주지 않고, 더 나아가서는 마이크로프로세서의 동작을 그다지 구속하지 않고 다량의 연산을 고속으로 실행할 수 있다는 효과가 있다.

마이크로프로세서 및 디지탈신호처리프로세서의 양쪽에서 서로 다른 버스를 거쳐서 액세스가능한 이중포트 RAM을 마련하는 것에 의해 디지탈신호처리프로세서는 마이크로프로세서가 결합된 공유버스와는 다른 전용버스를 거쳐서 그 이중포트 RAM에 아우트라인폰트를 전개하거나 작업영역으로서의 이중포트 RAM을 이용할 수 있게 되고, 이것에 의해 마이크로프로세서와 디지탈신호처리프로세서의 병렬동작의 완전화가 보증되어 아우트라인폰트전개와 같은 디지탈신호처리프로세서에 의한 데이타처리의 효율화는 물론 시스템 전체의 동작효율을 향상시킬 수 있다는 효과가 있다.

마이크로프로세서가 디지탈신호처리프로세서로 전개를 지시한 아우트라인폰트의 종별을 나타내는 정보의 유지영역을 그 마이크로프로세서에 마련해두는 것에 의해 이중포트 RAM을 간단하게 폰트캐시메모리로써 이용할 수 있게 된다. 이중포트 RAM을 폰트캐시메모리로써 이용하는 것에 의해 이미 이중포트 RAM에 전개되어 유지되어 있는 아우트라인폰트에 대해서 새로운 아우트라인폰트전개를 하지 않아도 된다.

아우트라인폰트전개를 거쳐서 프레임버퍼메모리 또는 페이지메모리에 도트패턴을 묘화하는 경우에 아우트라인폰트 내부의 페인팅이나 아우트라인폰트전개시의 화소논리연산 등을 실행하기 위해서 메모리라이트 동작뿐만 아니라 메모리리드동작도 함께 폰트를 작성하지 않으면 안될때 그 프레임버퍼메모리나 페이지메모리 보다 고속액세스가능한 이중포트 RAM에 일단 아우트라인폰트의 전개를 실행해서 필요한 폰트를 작성하고 나서 종합해서 프레임버퍼메모리 등으로 전송하도록 해두는 것에 의해, 직접 페이지메모리나 프레임버퍼메모리상에서 아우트라인폰트를 전개하고 나서 내부의 페인팅을 실행하기 위해 메모리리드동작이나 라이트동작을 반복실행하는 경우에 비해 최종적인 묘화를 완성할 때까지의 처리시간을 단축할 수 있다.

마이크로프로세서와 이중포트 RAM이 결합되는 공통버스에 데이타의 블럭전송을 제어할 수 있는 DMAC를 마련하는 것에 의해 프레임버퍼메모리나 페이지메모리에 대한 아우트라인폰트묘화의 효율을 향상시킬 수 있다.

폰트캐시 등과 같은 작업영역으로써 이용되는 이중포트 RAM을 서로 다른 버스를 거쳐서 액세스가능한 마이크로프로세서 및 디지탈신호처리프로세서, 더 나아가서는 필요에 따라 DMAC를 상기 이중포트 RAM과 함께 동일한 반도체기판에 형성하는 것에 의해 디지탈신호처리프로세서에 의한 폰트전개를 위한 이중포트 RAM으로의 액세스, 전개된 폰트에 대한 페인팅처리 등을 위한 이중포트 RAM으로 액세스, 이중포트 RAM에 작성된 폰트를 마이크로프로세서나 DMAC가 외부로 전송하기 위해 이중포트 RAM으로의 액세스라는 마이크로프로세서나 디지탈신호처리프로세서가 이중포트 RAM을 작업영역 등으로 이용해서 실용하는 데이타처리나 데이타전송을 특히 고속화할 수 있다.

Claims (3)

1. 마이크로프로세서, 데이타처리알고리듬을 저장하기 위한 제어저장수단을 갖는 디지탈신호처리프로세서와 멀티포트메모리를 포함하고, 상기 디지탈신호처리프로세서와 상기 멀티포트메모리는 전용버스를 거쳐서 결합되고, 상기 마이크로프로세서는 배부버스를 거쳐서 상기 디지탈신호처리프로세서와 상기 멀티포트메모리에 결합되는 데이타처리시스템에 있어서의 아우트라인폰트데이타 발생방법으로서, (a) 전개되어야 할 아우트라인폰트를 지정하기 위한 정보를 포함하고 있는 아우트라인폰트 전개명령을 상기 내부버스를 거쳐서 상기 마이크로프로세서에서 상기 디지탈신호처리프로세서에 공급하기 위한 스텝, (b) 상기 디지탈신호처리프로세서는 전송된 처리되어 있지 않은 아우트라인폰트데이타를 페치하고, 상기 데이타처리알고리듬에 따라서 상기 처리되어 있지 않은 아우트라인폰트데이타를 전개하기 위해 상기 데이타를 연산하여 좌표변환을 실행하기 위한 스텝, (c) 상기 전용버스를 거쳐서 상기 멀티포트메모리내에 상기 디지탈신호처리프로세서로부터의 상기 처리된 아우트라인폰트데이타를 저장하기 위한 스텝 및 (d) 상기 내부버스를 거쳐서 표시장치에 상기 처리된 아우트라인폰트데이타를 전송하기 위한 스텝을 포함하는 아우트라인폰트데이타 발생방법.
2. 제1항에 있어서, 상기 데이타처리시스템은 다이렉트메모리액세스컨트롤러를 또 포함하고, 상기 스텝 (d)에 있어서의 데이타전송은 상기 다이렉트메모리액세스컨트롤러에 의해서 실행되는 아우트라인폰트데이타 발생방법.
3. 제2항에 있어서, 상기 스텝(c)는 상기 스텝(d)와 동시에 실행되는 아우트라인폰트데이타 발생방법.