Claims (4)
외부의 업 신호와 다운 신호를 입력받아, 상기 업다운 신호를 클럭 신호에 대한 인에이블 신호로 하여, 외부에서 업다운 신호가 입력되는 동안 인에이블되어 상기 클럭 신호를 출력하는 클럭 동기 회로부와, 상기 업신호와 다운신호를 입력받고, 상기 클럭 신호를 입력받아 업신호 입력시에는 왼쪽에서 오른쪽으로 데이타가 이동이되고, 다운신호 입력시에는 오른쪽에서 왼쪽으로 데이타가 이동하도록 하여 제어 데이타를 출력하도록 하는 양방향성 시프트 레지스터부와, 외부에서 패스트 신호가 입력되면 상기 양방향성 시프트 레지스터를 제어하여 큰 폭으로 볼륨을 제어할 수 있는 제어 데이타를 출력하도록 하는 멀티플렉서 회로부와, 외부에서 입력되는 아나로그 신호를 상기 양방향성 시프트 레지스터부에서 입력되는 상기 제어 데이타를 이용하여 아나로그 신호를 가감하거나 외부 뮤트 신호 인가시 상기 멀티플렉서 회로부의 제어를 받아 아나로그 신호를 가감하여 출력하는 감쇄 회로부로 이루어지는 것을 특징으로 하는 다단계로 볼륨 조절이 가능한 디지탈 볼륨 제어 장치.A clock synchronizing circuit unit configured to receive an external up signal and a down signal and to enable the up down signal as an enable signal for a clock signal, and to enable the output signal while the up down signal is input from the outside; Bi-directional shift to receive and the down signal, the data is moved from left to right when the clock signal is input, and the data is moved from right to left when the down signal is input. A multiplexer circuit for controlling the bidirectional shift register and outputting control data capable of controlling the volume in a large width when a fast signal is input from the outside; Using the control data input from Acceleration an analogue signal or an external mute signal is applied when the digital volume control apparatus capable of volume control in multiple stages, characterized in that under the control of the multiplexer circuit comprising a damping circuit which will be added to or subtracted from the output an analogue signal.
제1항에 있어서, 상기 클럭 동기 회로부는, 업 신호를 입력받고 하고, 다운 신호를 입력받아 출력하는 오아 게이트(61)와, 상기 오아 게이트(61)의 출력을 입력받고, 클럭 신호를 입력받아 출력하는 앤드 게이트(62)로 이루어지는 것을 특징으로 하는 다단계로 볼륨 조절이 가능한 디지탈 볼륨 제어 장치.The clock synchronizing circuit of claim 1, wherein the clock synchronizing circuit unit receives an up signal, receives a down signal, and outputs a down gate 61 and an output of the down gate 61, and receives a clock signal. Digital volume control device capable of volume control in a multi-step, characterized in that the end gate 62 to output.
제1항에 있어서, 상기 멀티플렉서 회로부는 앤드 게이트(62)의 출력을 입력받는 앤드 게이트(72)와, 외부의 패스트 신호를 입력받는 인버터 게이트(71)와, 인버터 게이트(71)의 출력을 입력받고, 출력 제어 데이타(X5)를 입력받아 출력하는 앤드 게이트(73)와, 앤드 게이트(62)의 출력을 입력받고, 외부의 패스트 신호를 입력받아 출력하는 앤드 게이트(74)와, 앤드 게이트(73)의 출력을 입력받고, 앤드 게이트(74)의 출력을 입력받아 출력하는 오아 게이트(75)로 이루어지는 것을 특징으로 하는 다단계로 볼륨 조절이 가능한 디지탈 볼륨 제어 장치.2. The multiplexer circuit of claim 1, wherein the multiplexer circuit unit inputs an AND gate 72 for receiving the output of the AND gate 62, an inverter gate 71 for receiving an external fast signal, and an output of the inverter gate 71. An AND gate 73 for receiving and outputting the output control data X5 and an output of the AND gate 62, an AND gate 74 for receiving and outputting an external fast signal, and an AND gate ( 73. The digital volume control device of claim 7, wherein the volume control device comprises a OR gate 75 for receiving the output of the AND gate 74 and outputting the output of the AND gate 74.
제1항에 있어서, 상기 양방향성 시프트 레지스터부는, 업 입력단에 외부에서 제공되는 업신호를 입력받고, 다운 입력단에는 외부에서 제공되는 다운신호를 입력받고, 앤드 게이트(72)의 출력은 클럭 입력단에 연결되는 5비트 양방향성 시프트 레지스터(80)와, 업 입력단에 외부에서 제공되는 업신호를 입력받고, 다운 입력단에는 외부에서 제공되는 다운신호를 입력받고, 상기 5비트 양방향성 시프트 레지스터(80)의 출력 제어 데이타(X5)는 클럭 입력단에 입력되는 7비트 양방향성 시프트 레지스터(80)로 이루어지는 것을 특징으로 하는 다단계로 볼륨 조절이 가능한 디지탈 볼륨 제어 장치.The method of claim 1, wherein the bidirectional shift register unit receives an up signal provided from an external source to an up input terminal, receives an external down signal from a down input terminal, and outputs the AND gate 72 to a clock input terminal. A 5-bit bidirectional shift register 80 and an up signal provided externally to an up input terminal, a down signal provided externally to a down input terminal, and output control data of the 5-bit bidirectional shift register 80. (X5) is a multi-level digital volume control device, characterized in that consisting of a 7-bit bidirectional shift register (80) input to the clock input terminal.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.