KR970008564A - 집적회로 전력 분배 시스템 및 그 방법 - Google Patents
집적회로 전력 분배 시스템 및 그 방법 Download PDFInfo
- Publication number
- KR970008564A KR970008564A KR1019960024781A KR19960024781A KR970008564A KR 970008564 A KR970008564 A KR 970008564A KR 1019960024781 A KR1019960024781 A KR 1019960024781A KR 19960024781 A KR19960024781 A KR 19960024781A KR 970008564 A KR970008564 A KR 970008564A
- Authority
- KR
- South Korea
- Prior art keywords
- global
- conductors
- conductive
- local
- power
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
대규모 집적회로용 전력분배 시스템은 층들간 상호접속의 정규적 할당을 구비한 금속화된 다중층으로부터 형성된 도체 포함한다. 위 또는 아래(top or last) 금속화된 층은 개별 회로 셀들에 대한 저력분배에 관하여 평균 루트 길이 및 루팅 전력손실을 최소화하기 위하여 보존된다. 각각의 회로 셀들 내에서 낮은 곳에 있는 금속화된 층들은 회로 셀내에서 소자들에 전력을 분배하는 도체들의 그리드 패턴을 형성하는데 이용된다. 그러한 그리트 패턴은 루팅 오버헤드를 최소화하고 전력 연결성을 파괴하지 않은 채 개별 회로 셀들을 재위치(relocation)시킬 수 있는 표준셀 레이아웃에 따라 디자인된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 하나의 구체예에 따른 집적회로(IC) 전력 분배 시스템을 도시한 도면.
Claims (15)
- 전역 및 국부 전력 분배 네트워크를 형성하는 다중 도전성 집적회로로 된 전력 분배 시스템을 구비한 집적회로(IC)를 포함하는 장치에 있어서, 다수의 회로 기능을 수행하며 다수의 하부회로(subcircuits)를 포함하는 다수의 회로: 상기 다수의 회로에 대해 전력을 수신하고 분배하기 위하여 제1도전성 집적층으로부터 형성된 다수의 전역 도체들을 포함하는 전역 전력 분배 네트워크: 및 상기 다수의 회로 각각의 하나의 내에서 상기 전력을 수신하고 분배하기 위하여 상기 전역 전력 분배 네트워크와 결합(coupled)되고, 각각이 상응하는 상기 다수의 회로의 하나의 내부에 집적되고, 제2도전성 집적층으로부터 형성되고, 상기 전력을 수신하고 분배하기 위하여 상기 다수의 전역 도체들 중의 하나와 결합되고, 상기 다수의 전역 도체들 중 하나와 실질적으로 직교하는 1 또는 2 이상의 전역-국부 도체들과, 제3도전성 집적층으로부터 형성되고, 상기 전력을 수신하고 상기 다수의 하부회로의 하나 이상에 더 분배하기 위하여 상기 1 또는 2 이상의 전역-국부 도체 중의 하나와 상기 다수의 하부회로 중 하나 이상과 사이에(between) 결합되는 1 또는 1 또는 2 이상의 국부 도체들을 포함하는 다수의 국부 전력 분배 네트워크를 포함하는 것을 특징으로 하는 전력 분배 시스템을 구비한 집적회로를 포함하는 장치.
- 제1항에 있어서, 상기 1 또는 2 이상의 국부 도체들 각각은 상기 1 또는 2 이상의 전역-국부 도체를 각각에 대해 실질적으로 직교하는 것을 특징으로 하는 장치.
- 제1항에 있어서, 상기 1 또는 2 이상의 국부 도체들 각각은 상기 1 또는 2 이상의 전역 도체들 중 하나에 대해 실질적으로 평행한 것을 특징으로 하는 장치.
- 제3항에 있어서, 상기 1 또는 2 이상의 국부 도체들 각각은 제4도전성 집적층들로부터 형성된 상응하는 1 또는 2 이상의 도전성 점퍼들에 의하여 상기 1 또는 2이상의 전역-국부 도체들의 각각과 접속되고, 상기 1 또는 2 이상의 도전성 점퍼들 각각은 상기 1 또는 2 이상의 전역-국부 도체들 각각에 대해 실질적으로 직교하는 것을 특징으로 하는 장치.
- 제1항에 있어서, 상기 1 또는 2 이상의 국부 도체들 각각은 제4도전성 집적층으로부터 형성된 상응하는 1 또는 2 이상의 도전성 점퍼 중의 하나에 의하여 상기 1 또는 2 이상의 전역-국부 도체 중의 하나에 접속되고, 상기 1 또는 2 이상의 도전성 점퍼들 각각은 상기 1 또는 2 이상의 전역-국부 도체들 각각에 대해 실질적으로 직교하는 것을 특징으로 하는 장치.
- 전역 및 국부 전력 분배 네트워크를 형성하는 다중 도전성 집적회로로 된 전력 분배 시스템을 구비한 집적회로(IC)를 포함하는 장치를 제공하는 방법에 있어서, 다수의 회로 기능을 수행하며 다수의 하부회로(subcircuits)를 포함하는 다수의 회로를 제공하는 단계: 상기 다수의 회로에 대해 전력을 수신하고 분배하기 위하여 제1도전성 집적층으로부터 형성된 다수의 전역 도체들을 포함하는 전역 전력 분배 네트워크를 제공하는 단계: 및 상기 다수의 회로 각각의 하나의 내에서 상기 전력을 수신하고 분배하기 위하여 상기 전역 전력 분배 네트워크와 결합(coupled)되고, 각각이 상응하는 상기 다수의 회로의 하나의 내부에 집적되고, 제2도전성 집적층으로부터 형성되고, 상기 전력을 수신하고 분배하기 위하여 상기 다수의 전역 도체들 중의 하나와 결합되고, 상기 다수의 전역 도체들 중 하나와 실질적으로 직교하는 1 또는 2 이상의 전역-국부 도체들과, 제3도전성 집적층으로부터 형성되고, 상기 전력을 수신하고 상기 다수의 하부회로의 하나 이상에 더 분배하기 위하여 상기 1 또는 2 이상의 전역-국부 도체 중의 하나 및 상기 다수의 하부회로 중 하나 이상과 결합되는 1 또는 2 이상의 국부 도체들을 포함하는 다수의 국부 전력 분배 네트워크를 제공하는 단계를 포함하는 것을 특징으로 하는 전력 분배 시스템을 구비한 집적회로를 포함하는 장치를 제공하는 방법.
- 제6항에 있어서, 상기 1 또는 2 이상의 국부 도체들 각각은 상기 1 또는 2 이상의 전역-국부 도체들 중 하나에 대해 실질적으로 직교하는 것을 특징으로 하는 방법.
- 제6항에 있어서, 상기 1 또는 2 이상의 국부 도체들 각각은 상기 1 또는 2 이상의 전역 도체들 중 하나에 대해 실질적으로 평행하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 1 또는 2 이상의 국부 도체들 각각은, 제4도전상 집적층들로부터 형성된 상응하는 1 또는 2 이상의 도전성 점퍼들에 의하여 상기 1 또는 2 이상의 전역-국부 도체들의 각각과 접속되고, 상기 1 또는 2 이상의 도전성 점퍼들은 상기 1 또는 2 이상의 전역-국부 도체들 각각에 대해 실질적으로 직교하는 것을 특징으로 하는 방법.
- 제6항에 있어서, 상기 1 또는 2 이상의 국부 도체들 각각은, 제4도전상 집적층에 형성된 상응하는 1 또는 2 이상의 도전성 점퍼 중의 하나에 의하여 상기 1 또는 2 이상의 전역-국부 도체 중의 하나에 접속되고, 상기 1 또는 2 이상의 도전성 도전성 점퍼들 각각은 상기 1 또는 2 이상의 전역-국부 도체들에 대해 실질적으로 직교하는 것을 특징으로 하는 방법.
- 집적회로(IC) 내에서 전역 및 국부 전력 분배 네트워크들을 형성하는 다중 도전성 집적층들의 전력 분배 시스템에 전력을 분배하는 방법에 있어서, 집적회로 내에서 각각 다수의 하부회로들을 포함하는 다수의 회로들에, 제1도전성 접적층으로부터 형성된 다수의 전역 도체들을 포함하는 전역 전력 분배 네트워크들을 경유하여, 전력을 수진하고 분배하는 단계; 및 상기 다수의 회로들 각각 내에서, 상기 전역 전력 내트워크로부터의 상기 전력을, 상기 다수의 회로들 중에서 대응하는 하나의 회로에 집적되어 있는 다수의 국부 전력 분배 네트워크에, 제2도전성 집적층으로부터 형성되고, 상기 다수의 전역 도체 중의 하나와 결합되며, 실질적으로 상기 다수의 전역 도체들 중의 하나와 직교하는 1 또는 2 이상의 전역-국부 도체에 상기 전력을 수신하여 분배하는 단계와, 제3도전성 집적층으로부터 형성되고, 상기 1 또는 2 이상의 전역-국부 도체들과 결합되는, 상기 1 또는 2 이상의 상기 다수의 하부회로들에 상기 전력을 수신하여 더 분배하는 단계를 포함하는 전력을 수신하여 분배하는 단계를 포함하는 것을 특징으로 하는 전력 분배 방법.
- 제11항에 있어서, 제3도전성 집적층으로부터 형성되고, 상기 1 또는 2 이상의 전역-국부 도체들과 결합되는, 상기 1 또는 2 이상의 상기 다수의 하부회로들에 상기 전력을 수신하여 더 분배하는 단계가, 상기 전력을 제3도전성 집적층으로부터 형상되고, 상기 1 또는 2 이상의 전역-국부 도체들 및 상기 1 또는 2 이상의 상기 다수의 하부회로와 결합되며, 실질적으로 상기 1 또는 2 이상의 전역-국부 도체들에 대해 직교하는 1 또는 2 이상의 국부 도체들을 통하여, 상기 다수의 하부회로 중 1 또는 2 이상에 상기 전력을 수신하고 더 분배하는 것을 포함하는 것을 특징으로 하는 방법.
- 제11항에 있어서, 제3도전성 집적층으로부터 형성되고, 상기 1 또는 2 이상의 전역-국부 도체들과 결합되는, 상기 1 또는 2 이상의 상기 다수의 하부회로들에 상기 전력을 수신하여 더 분배하는 단계가, 상기 전력을 제3도전성 집적층으로부터 형상되고, 상기 1 또는 2 이상의 전역-국부 도체들 및 상기 1 또는 2 이상의 상기 다수의 하부회로와 결합되며, 실질적으로 상기 1 또는 2 이상의 전역-국부 도체들에 대해 평행한 1 또는 2 이상의 국부 도체들을 통하여, 상기 다수의 하부회로 중 1 또는 2 이상에 수신하고 더 분배하는 것을 포함하는 것을 특징으로 하는 방법.
- 제13항에 있어서, 제3도전성 집적층으로부터 형성되고, 상기 1 또는 2 이상의 전역-국부 도체들과 결합되는, 상기 1 또는 2 이상의 상기 다수의 하부회로들에 상기 전력을 수신하여 더 분배하는 단계가, 상기 전력을, 제3도전성 집적층으로부터 형성되고, 상기 1 또는 2 이상의 전역-국부 도체들 및 상기 1 또는 2 이상의 상기 다수의 하부회로와, 도전성 집적층으로부터 형성되고 실질적으로 상기 1 또는 2 이상의 전역-국부 도체들과 직교하며 실질적으로 상기 1 또는 2 이상의 전역-국부 도체들에 대해 평행한 1 또는 2 이상의 상응하는 도전성 점퍼들에 의하여 결합되는 1 또는 2 이상의 국부 도체를 통항여 1 또는 2 이상의 상기 다수의 하부회로에 수신하여 분배하는 것을 포함하는 것을 특징으로 하는 방법.
- 제11항에 있어서, 제3도전성 집적층으로부터 형성되고 상기 1 또는 2 이상의 전역-국부 도체들 중의 하나 및 상기 1 또는 2 이상의 상기 다수의 하부회로들과 결합되는 1 또는 2 이상의 국부 도체들을 통하여 상기 다수의 하부회로에 상기 전력을 수신하여 더 분배하는 단계가, 제3도전성 집적층으로부터 형성되고 상기 1 또는 2 이상의 전역-국부 도체들 중 하나 및 상기 1 또는 2 이상의 상기 다수의 하부회로들과, 제4도전상 집적층으로부터 형성되고 실질직으로 상기 1 또는 2 이상의 전역-국부 도체들 중 하나와 직교하는 1 또는 2 이상의 도전성 점퍼들 중 상응하는 것에 의하여 결합되는 1 또는 2 이상의 국부 도체들을 통하여, 상기 전력을 1 또는 2 이상의 상기 하부회로들에 수신하여 더 분배하는 단계를 포함하는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49831895A | 1995-07-05 | 1995-07-05 | |
| US08/498,318 | 1995-07-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970008564A true KR970008564A (ko) | 1997-02-24 |
Family
ID=23980554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024781A KR970008564A (ko) | 1995-07-05 | 1996-06-28 | 집적회로 전력 분배 시스템 및 그 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0927593A (ko) |
| KR (1) | KR970008564A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102601216B1 (ko) | 2016-09-29 | 2023-11-10 | 삼성전자주식회사 | 반도체 장치의 설계 방법 |
| US10923425B2 (en) * | 2017-01-20 | 2021-02-16 | Arm Limited | Power distribution |
-
1996
- 1996-06-28 KR KR1019960024781A patent/KR970008564A/ko not_active Application Discontinuation
- 1996-07-02 JP JP8172156A patent/JPH0927593A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0927593A (ja) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489364A (en) | Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface | |
| US5305186A (en) | Power carrier with selective thermal performance | |
| CN100407877C (zh) | 用于减少多层电路板的层数的技术 | |
| WO1999052049A3 (en) | Method of designing a constraint-driven integrated circuit layout | |
| KR970030749A (ko) | 집적 회로 패키지 | |
| JPH06334111A (ja) | マルチプロセサ・モジュールと製造方法 | |
| DE69524756D1 (de) | Vertikales zwischenverbindungsverfahren für silikonsegmente | |
| KR960018995A (ko) | 집적 회로의 표준 셀 영역내에 예비 셀을 분배하기 위한 방법 및 장치 | |
| KR930015992A (ko) | 플레이트 쓰루 상호연결 소더 씨프 | |
| US20100181685A1 (en) | Integrated clock and power distribution | |
| CN112185912B (zh) | 包含热电路的半导体组合件及其制造方法 | |
| CN105279124B (zh) | 具有接口电路系统的集成电路及接口电路系统的接口单元 | |
| US5200580A (en) | Configurable multi-chip module interconnect | |
| EP0166289B1 (en) | High density module for semiconductor device chips | |
| US20030022417A1 (en) | Micro eletro-mechanical component and system architecture | |
| US7266788B2 (en) | Via/BSM pattern optimization to reduce DC gradients and pin current density on single and multi-chip modules | |
| US6617243B1 (en) | Routing for multilayer ceramic substrates to reduce excessive via depth | |
| KR970008564A (ko) | 집적회로 전력 분배 시스템 및 그 방법 | |
| KR920007178A (ko) | 반도체 집적회로 | |
| US6757175B1 (en) | Method and embedded bus bar structure for implementing power distribution | |
| EP1434474A2 (en) | Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device | |
| US7281326B1 (en) | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device | |
| US7105926B2 (en) | Routing scheme for differential pairs in flip chip substrates | |
| KR900001005A (ko) | 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법 | |
| Eichelberger et al. | High-density interconnects for electronic packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |