Claims (7)
복수의 비트라인; 상기 복수의 비트라인에 접속되며 마스크프로그램에 따라 고정방식으로 데이터가 각각 기록되는 복수의 메모리셀; 상기 복수의 비트라인과 각각 교차하도록 배열되며 상기 복수의 메모리셀을 선택적으로 구동시키는 복수의 워드라인; 상기 복수의 비트라인과 각각 병렬로 배열된 복수의 더미비트라인; 상기 복수의 더미비트라인에 접속되며 상기 복수의 메모리셀과 관련하여 각각 배열되는 복수의 더미셀로서, 관련된 한쌍의 메모리셀과 더미셀이 복수의 워드라인내에서 동일워드라인으로 동시구동되며 상기 복수의 메모리셀에 기록된 데이터의 역인 역데이터가 고정방식으로 복수의 더미셀에 각각 기록되게한 복수의 더미셀; 및 상기 비트라인의 출력과 상기 더미비트라인의 출력사이의 차를 검출하는 차동감지센서를 구비하는 것을 특징으로 하는 반도체기억장치.A plurality of bit lines; A plurality of memory cells which are connected to the plurality of bit lines and in which data is written in a fixed manner according to a mask program; A plurality of word lines arranged to cross each of the plurality of bit lines and selectively driving the plurality of memory cells; A plurality of dummy bit lines arranged in parallel with the plurality of bit lines; A plurality of further micelles connected to the plurality of dummy bit lines and respectively arranged with respect to the plurality of memory cells, wherein a pair of related memory cells and the micelles are simultaneously driven into the same word line in the plurality of word lines, A plurality of the micelles in which the inverse data of the data written in the memory cells of the plurality of memory cells are written in the plurality of the micelles in a fixed manner; And a differential detection sensor for detecting a difference between an output of the bit line and an output of the dummy bit line.
제1항에 있어서, 상기 복수의 메모리셀은 반도체기판상에 형성되며 상기 복수의 메모리셀은 상기 복수의 메모리셀상에 적층된 막층에 형성되는 것을 특징으로 하는 반도체기억장치.The semiconductor memory device according to claim 1, wherein the plurality of memory cells are formed on a semiconductor substrate, and the plurality of memory cells are formed in a film layer stacked on the plurality of memory cells.
복수의 비트라인; 상기 복수의 비트라인내에 하나의 비트라인에 소정수의 MOS트랜지스터가 접속되는 복수의 MOS트랜지스터; 상기 복수의 비트라인에 각기 교차하도록 배열되는 복수의 워드라인; 상기 복수의 비트라인에 각기 교차하도록 배열되는 복수의 더미비트라인; 상기 복수의 더미비트라인내의 하나의 더미비트라인에 접속되며 상기 소정수의 MOS트랜지스터와 각각 관련 배열되는 소정수의 트랜지스터를 가지는 복수의 트랜지스터; 상기 한 비트라인의 출력과 상기 한 더미라인의 출력사이의 차를 검출하는 차동감지수단을 구비하는데, 마스크프로그램에 따라 고정방식으로 상기 복수의 MOS트랜지스터에 데이터가 각각 기록되며 상기 복수의 MOS트랜지스터에 기록된 데이터의 역인 역데이터가 고정방식으로 복수의 트랜지스터내에 각각 기록되는 것을 특징으로 하는 반도체기억장치.A plurality of bit lines; A plurality of MOS transistors having a predetermined number of MOS transistors connected to one bit line in the plurality of bit lines; A plurality of word lines arranged to cross each of the plurality of bit lines; A plurality of dummy bit lines arranged to cross each of the plurality of bit lines; A plurality of transistors connected to one dummy bit line in the plurality of dummy bit lines and having a predetermined number of transistors arranged in association with the predetermined number of MOS transistors; And differential detection means for detecting a difference between the output of the bit line and the output of the dummy line, wherein data is recorded in the plurality of MOS transistors in a fixed manner in accordance with a mask program, And reverse inverse data of the recorded data is recorded in each of the plurality of transistors in a fixed manner.
제3항에 있어서, 실리콘기판상에 복수의 MOS트랜지스터가 형성되며 상기 복수의 MOS트랜지스터상에 막층이 적층되어 상기 복수의 MOS트랜지스터가 관련된 박막트랜지스터의 구조에 따라 복수의 트랜지스터가 상기 막층에 형성되는 것을 특징으로 하는 반도체기억장치.The method of manufacturing a semiconductor device according to claim 3, wherein a plurality of MOS transistors are formed on a silicon substrate, a film layer is laminated on the plurality of MOS transistors, and a plurality of transistors are formed on the film layer in accordance with the structure of the thin film transistor And the semiconductor memory device.
제3항에 있어서, 상기 복수의 MOS트랜지스터 P형 실리콘기판상에 형성된 n채널 MOS트랜지스터로 구성되며 상기 복수의 트랜지스터는 박막트랜지스터구조를 사용하여 복수의 트랜지스터가 복수의 MOS트랜지스터상에 각각 형성되는 것을 특징으로 하는 반도체기억장치.The semiconductor device according to claim 3, further comprising: an n-channel MOS transistor formed on the plurality of MOS transistor P-type silicon substrates, wherein the plurality of transistors are formed on the plurality of MOS transistors using a thin film transistor structure And the semiconductor memory device.
실리콘기판상에 MOS트랜지스터를 형성하는 단계; 마스크프로그램에 따라 선택 이온 주입기법을 이용하여 MOS트랜지스터상에 데이터를 기록하는 단계; MOS트랜지스터상에 막층을 성형하는 단계; 상기 막층에 박막트랜지스터를 가지는 트랜지스터를 성형하는 단계; 선택 이온주입기법에 의해 상기 트랜지스터에 상기 MOS트랜지스터에 기록된 데이터의 역인 역데이터를 기억하는 단계를 포함하여, 상기 데이터 및 역데이터가 고정방식으로 상기 MOS트랜지스터와 트랜지스터에 각각 기록되는 것을 특징으로 하는 반도체기억장치 제조방법.Forming a MOS transistor on the silicon substrate; Writing data on the MOS transistor using a selective ion implantation technique in accordance with a mask program; Forming a film layer on the MOS transistor; Forming a transistor having a thin film transistor on the film layer; And storing reverse inverse data of data written in the MOS transistor in the transistor by a selective ion implantation technique, wherein the data and reverse data are recorded in the MOS transistor and the transistor in a fixed manner, respectively A method of manufacturing a semiconductor memory device.
제6항에 있어서, 상기 MOS트랜지스터는 P형실리콘기판상에 형성되는 n채널 MOS트랜지스터로 구성되는 것을 특징으로 하는 반도체기억장치 제조방법.The method according to claim 6, wherein the MOS transistor is an n-channel MOS transistor formed on a P-type silicon substrate.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.