KR970008092B1 - Pseudo vertical synchronizing signal generating circuit including horizontal synchroniging signal - Google Patents
Pseudo vertical synchronizing signal generating circuit including horizontal synchroniging signal Download PDFInfo
- Publication number
- KR970008092B1 KR970008092B1 KR1019930031084A KR930031084A KR970008092B1 KR 970008092 B1 KR970008092 B1 KR 970008092B1 KR 1019930031084 A KR1019930031084 A KR 1019930031084A KR 930031084 A KR930031084 A KR 930031084A KR 970008092 B1 KR970008092 B1 KR 970008092B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pseudo vertical
- synchronizing signal
- horizontal
- pseudo
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
Abstract
Description
본 발명은 수평동기 신호를 포함하는 의사 수직동기 신호를 발생하는 회로에 관한 것으로, 더욱 상세하게는 브이씨알에 있어서의 특수재생시에 필요로 하는 의사 수직동기 신호를 발생하는데 적합한 의사 수직동기신호 발생회로에 관한 것이다.The present invention relates to a circuit for generating a pseudo vertical synchronizing signal including a horizontal synchronizing signal, and more particularly, to a pseudo vertical synchronizing signal generating circuit suitable for generating a pseudo vertical synchronizing signal required for a special reproduction in a VR. It is about.
종래에는, 특수 재생시 의사 수직동기에 수직동기 신호만을 보내주었는데, 이 경우 수평동기가 맞지 않아 화면떨림 현상이 야기되었다.Conventionally, only a vertical synchronization signal is sent to the pseudo vertical synchronization during special reproduction, in which case the horizontal synchronization does not match, causing a screen flicker.
제1도는 종래의 의사 수직동기 발생과정을 설명하기 위한 개념적인 블록구성도이다.1 is a conceptual block diagram illustrating a conventional pseudo vertical synchronization generation process.
동도면에 도시한 바와 같이, 종래의 의사 수직동기 발생회로는 마이콤(1)으로부터 출력되는 트릭하이 신호와 의사 수직동기 신호가 각각의 전송선(3,4)을 통해 비디오 회로(2)로 출력되도록 구성된다.As shown in the figure, the conventional pseudo vertical synchronization generating circuit is configured such that a trick high signal and a pseudo vertical synchronization signal output from the microcomputer 1 are output to the video circuit 2 through the respective transmission lines 3 and 4. It is composed.
즉, 트릭하이 신호가 마이콤(1)으로부터 출력되어 전송선(3)을 통해 비디오 회로(2)에 입력되면, 비디오 회로(2)는 이를 인지하여 마이콤(1)으로부터 출력되는 의사 수직동기 신호와 비디오 신호를 합성한다.That is, when a trick high signal is output from the microcomputer 1 and input to the video circuit 2 through the transmission line 3, the video circuit 2 recognizes this and the pseudo vertical synchronization signal and the video output from the microcomputer 1 are output. Synthesize the signal.
그러나, 상술한 바와 같이 의사 수직동기 신호를 발생하는 종래 회로는 특수 재생시 의사 수직동기 신호와 원래의 비디오 신호를 합성하는 경우, 수직동기 신호 앞의 수평동기가 맞지 않는 경우가 발생하여 화면의 떨림이 나타나고 원래 신호로의 복귀시에 화면이 위,아래로 움직이는 현상이 나타나는 문제점이 있었다.However, in the conventional circuit that generates the pseudo vertical synchronization signal as described above, when synthesizing the pseudo vertical synchronization signal and the original video signal during special playback, there is a case where the horizontal synchronization before the vertical synchronization signal does not coincide. Appears and there is a problem that the screen moves up and down when returning to the original signal.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 특수 재생시 의사 수직동기에 수평동기 신호를 포함시킴으로써 화면의 떨림현상을 방지할 수 있는 의사 수직동기 발생회로를 제공하는데 그 목적이 있다.An object of the present invention is to provide a pseudo vertical synchronization generating circuit capable of preventing the shaking of a screen by including a horizontal synchronization signal in a pseudo vertical synchronization during special reproduction.
상기 목적을 달성하기 위하여 본 발명은, 의사 수직동기 신호를 입력으로 하며, 두개의 저항으로 구성되어 전원 전압을 분압시키는 분압수단 ; 상기 분압수단으로부터 출력되는 신호와 OSD 회로로부터의 수평동기 신호를 입력으로 하여 수평동기 신호를 포함하는 의사 수직동기 신호를 발생하는 수평동기 발생부를 포함하고, 상기 수평동기 발생부는 : 상기 분압수단의 출력단에 베이스가 연결되고, 상기 수평동기 신호의 입력단에 에미터가 연결된 npn 트랜지스터 : 상기 npn 트랜지스터의 콜렉터에 베이스가 연결되고, 전원에 에미터가 연결되며, 콜렉터로 의사 수직동기 신호를 출력하는 pnp 트랜지스터 ; 및 상기 분압수단의 출력측과 상기 pnp 트랜지스터의 콜렉터 사이에 연결된 저항으로 구성된 것을 특징으로 하는 수평동기 신호를 포함하는 의사 수직동기 발생회로를 제공한다.In order to achieve the above object, the present invention, the pseudo vertical synchronizing signal as an input, the voltage divider is composed of two resistors to divide the power supply voltage; And a horizontal synchronizing generator for generating a pseudo vertical synchronizing signal including a horizontal synchronizing signal by inputting a signal output from the voltage dividing means and a horizontal synchronizing signal from an OSD circuit, wherein the horizontal synchronizing generating unit comprises: an output terminal of the voltage dividing means. A npn transistor having a base connected to the emitter and an emitter connected to an input terminal of the horizontal synchronous signal: a pnp transistor having a base connected to a collector of the npn transistor, an emitter connected to a power supply, and outputting a pseudo vertical synchronous signal to a collector ; And a resistor connected between the output side of the voltage dividing means and the collector of the pnp transistor.
제1도는 종래의 의사 수직동기 발생과정을 설명하기 위한 개념적인 블록구성도.1 is a conceptual block diagram illustrating a conventional pseudo vertical synchronization generation process.
제2도는 본 발명의 바람직한 실시예에 따른 의사 수직동기 발생회로의 구성도.2 is a block diagram of a pseudo vertical synchronization generating circuit according to a preferred embodiment of the present invention.
제3도는 제2도의 각 부분의 신호파형도.3 is a signal waveform diagram of each part of FIG.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : 마이콤,2 : 비디오 회로,1: micom, 2: video circuit,
3,4 : 전송선,11 : 분압부,3,4: transmission line, 11: voltage divider,
12 : 수평동기 발생부,R1,R2,R3 : 저항,12: horizontal synchronization generating unit, R1, R2, R3: resistance,
Q1,Q2 : 트랜지스터.Q1, Q2: transistor.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 바람직한 실시예에 따른 의사 수직동기 발생회로의 구성도이다.2 is a block diagram of a pseudo vertical synchronization generating circuit according to a preferred embodiment of the present invention.
동도면에 도시된 바와 같이, 본 발명의 의사 수직동기 발생회로는 도시 생략된 마이콤으로부터 출력되는 의사 수직동기 신호를 입력으로 하는 분압부(11)와, 이 분압부(11)의 출력을 입력으로 하여 수평동기 신호를 포함하는 의사 수직동기 신호를 출력하는 수평동기 발생부(12)를 포함한다.As shown in the drawing, the pseudo vertical synchronous generating circuit of the present invention uses a voltage divider 11 for inputting a pseudo vertical synchronous signal output from a microcomputer (not shown), and an output of the voltage divider 11 as an input. And a horizontal synchronizing generator 12 for outputting a pseudo vertical synchronizing signal including a horizontal synchronizing signal.
제2도를 참조하면, 분압부(11)는 마이콤의 의사 수직동기 신호가 입력되는 입력단과 전원(Vcc)에 양단이 연결된 저항(R1)과 상기 의사 수직동기 신호가 입력되는 입력단과 접지에 양단이 연결된 저항(R2)으로 구성되며, 이들 저항(R1,R2)은 동일한 저항값을 갖는다.Referring to FIG. 2, the voltage divider 11 has an input terminal at which a pseudo vertical synchronous signal of a microcomputer is input, a resistor R1 connected at both ends to a power supply Vcc, and an input terminal and a ground at which the pseudo vertical synchronous signal is input. This connected resistor R2 is composed of these resistors R1 and R2 having the same resistance value.
따라서, 마이컴으로부터의 의사 수직동기 신호가 오픈되는 경우, 전원(Vcc)의 5V 전압이 저항(R1)의 일단으로 인가되면 두 저항(R1,R2)에 의해 2.5V로 분압된 전압이 저항(R1)의 타단을 통해 다음단의 수평동기 발생부(12)로 인가된다.Therefore, when the pseudo vertical synchronization signal from the microcomputer is opened, when the 5V voltage of the power supply Vcc is applied to one end of the resistor R1, the voltage divided by 2.5V by the two resistors R1 and R2 becomes the resistor R1. It is applied to the horizontal synchronization generating unit 12 of the next stage through the other end of the).
한편, 수평동기 발생부(12)는 상기한 분압부(11)의 출력단에 베이스가 연결되고 도시 생략된 OSD 회로로부터 출력되는 수평동기 신호의 입력단에 에미터가 연결된 npn 트랜지스터(Q1)와, 상기 npn 트랜지스터(Q1)의 콜렉터에 베이스가 연결되고 전원(Vcc)에 에미터가 연결되며 콜렉터로 의사 수직동기 신호를 최종 출력하는 저항을 내장한 pnn 트랜지스터(Q2) 및 저항(R3)으로 구성된다.On the other hand, the horizontal synchronization generating unit 12 is the npn transistor (Q1) and the base connected to the output terminal of the voltage divider 11, the emitter is connected to the input terminal of the horizontal synchronization signal output from the OSD circuit not shown, and the A base is connected to the collector of the npn transistor Q1, an emitter is connected to the power supply Vcc, and is composed of a pnn transistor Q2 and a resistor R3 having a resistor for finally outputting a pseudo vertical synchronization signal to the collector.
이와 같이 구성된 본 발명을 보면, 분압부(11)로부터 제공되는 2.5V의 분압 전압이 npn 트랜지스터(Q1)의 베이스에 인가되면 상기 npn 트랜지스터(Q1)는 에미터로 입력되는 OSD 회로의 수평동기 신호에 따라 온/오프(ON/OFF)되고, 상기 npn 트랜지스터(Q1)의 온/오프에 따라 상기 pnp 트랜지스터(Q2)가 온/오프되므로써 상기 pnp 트랜지스터(Q2)의 콜렉터로 수평동기 신호를 포함하는 의사 수직동기 신호가 출력된다.According to the present invention configured as described above, when the divided voltage of 2.5V provided from the voltage divider 11 is applied to the base of the npn transistor Q1, the npn transistor Q1 is a horizontal synchronous signal of the OSD circuit input to the emitter. On / off in response to the on / off of the npn transistor Q1, and the pnp transistor Q2 is turned on / off to include a horizontal synchronous signal as a collector of the pnp transistor Q2. A pseudo vertical sync signal is output.
다음에, 상기한 바와 같은 구성을 갖는 본 발명의 의사 수직동기 발생회로의 동작에 대하여 각 부분의 신호파형을 도시한 제3도를 참조하여 설명한다.Next, the operation of the pseudo vertical synchronization generating circuit of the present invention having the above configuration will be described with reference to FIG. 3 showing the signal waveforms of the respective portions.
제3도에 도시된 바와 같이, 도시 생략된 마이콤으로부터 출력되는 의사 수직동기 신호는 로우(Low), 오픈(Open) 및 하이(High)상태인 3상태의 신호로 출력된다.As shown in FIG. 3, the pseudo vertical synchronization signal output from the microcomputer (not shown) is output as a signal of three states of low, open, and high states.
이때, 마이컴으로부터의 의사 수직동기 신호가 로우 상태이면, 분압부(11)의 저항(R1)의 타단(A)은 로우 상태가 되고, 그 결과 A점에 베이스가 연결된 npn 트랜지스터(Q1)와 이 npn 트랜지스터(Q1)의 콜렉터에 베이스가 연결된 pnp 트랜지스터(Q2)가 오프 상태가 되므로, 제3도에 도시된 바와 같이, 비디오 회로의 의사 수직 동기 입력포트(B)는 로우 상태가 된다.At this time, when the pseudo vertical synchronizing signal from the microcomputer is low, the other end A of the resistor R1 of the voltage divider 11 is low, and as a result, the npn transistor Q1 having a base connected to the point A and Since the pnp transistor Q2 whose base is connected to the collector of the npn transistor Q1 is turned off, the pseudo vertical sync input port B of the video circuit is turned low, as shown in FIG.
한편, 마이컴으로부터의 의사 수직동기 신호가 오픈 상태일때, OSD 회로의 수평동기 출력이 로우 상태인 구간에서는 분압부(11)의 저항(R1)의 타단(A)은 인가된 전원(Vcc)전압의 반인 2.5V의 분압전압이 걸리고 그 결과 npn 트랜지스터(Q1) 및 pnp 트랜지스터(Q2)가 온되므로 비디오 회로의 의사 수직동기 입력포트(B)는 5V인 하이 상태로 된다.On the other hand, when the pseudo vertical synchronizing signal from the microcomputer is open, the other end A of the resistor R1 of the voltage divider 11 is connected to the applied power (Vcc) voltage in the section where the horizontal synchronizing output of the OSD circuit is low. Since the half voltage of the divided voltage of 2.5V is applied, and as a result, the npn transistor Q1 and the pnp transistor Q2 are turned on, the pseudo vertical synchronous input port B of the video circuit becomes a high state of 5V.
또한, 마이컴으로부터의 의사 수직동기 신호가 오픈 상태일때, OSD 회로의 수평동기 출력이 하이 상태인 구간에서는 npn 트랜지스터(Q1)의 에미터가 하이 상태로 되어 npn 트랜지스터(Q1)와 pnp 트랜지스터(Q2)가 오프되므로 비디오 회로의 의사 수직동기 입력포트(B)는 2.5V가 걸리는 상태가 된다.In addition, when the pseudo vertical synchronization signal from the microcomputer is open, the emitter of the npn transistor Q1 becomes high in the section where the horizontal synchronous output of the OSD circuit is high, and the npn transistor Q1 and the pnp transistor Q2. Since the pseudo vertical synchronous input port B of the video circuit is turned off, 2.5V is applied.
다른 한편, 마이컴으로부터의 의사 수직동기 신호가 하이 상태이면, 분압부(11)의 저항(R1)의 타단(A)은 하이 상태가 되므로, npn 트랜지스터(Q1) 및 pnp 트랜지스터(Q2)의 온/오프에 관계없이, 비디오 회로의 의사 수직동기 입력포트(B)는 5V인 하이 상태로 된다.On the other hand, when the pseudo vertical synchronizing signal from the microcomputer is in the high state, the other end A of the resistor R1 of the voltage divider 11 is in a high state, so that the npn transistor Q1 and the pnp transistor Q2 are turned on / off. Regardless of the OFF state, the pseudo vertical synchronization input port B of the video circuit is brought to a high state of 5V.
따라서, 상술한 바와 같은 과정을 통해 제3도에 도시된 바와 같이, 수평동기 신호를 포함하는 의사 수직동기 신호가 비디오 회로의 의사 수직동기 입력포트(B)로 입력되면 의사 수직동기 신호에 따라 원래의 비디오 신호와 합성할 수 있다.Therefore, as shown in FIG. 3 through the above-described process, when the pseudo vertical synchronization signal including the horizontal synchronization signal is input to the pseudo vertical synchronization input port B of the video circuit, the original vertical synchronization signal is converted according to the pseudo vertical synchronization signal. Can be synthesized with a video signal.
이상 설명한 바와 같이, 본 발명은 특수 재생시 의사 수직동기 앞에 OSD 회로에서 분리된 수평동기 신호를 만들어서 비디오 회로에서 원래의 신호와 합성시키도록 하므로써, 재생영상에서의 화면떨림 현상을 방지할 수 있고, 또한 특수재생에서 재생으로 복귀시, 화면의 위, 아래 떨림을 방지할 수 있는 효과가 있다.As described above, the present invention makes it possible to prevent the screen shaking in the playback image by making the horizontal synchronization signal separated from the OSD circuit in front of the pseudo vertical synchronization during the special playback, and combining it with the original signal in the video circuit. In addition, when returning to play from the special playback, there is an effect that can prevent the shaking of the screen up and down.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031084A KR970008092B1 (en) | 1993-12-29 | 1993-12-29 | Pseudo vertical synchronizing signal generating circuit including horizontal synchroniging signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031084A KR970008092B1 (en) | 1993-12-29 | 1993-12-29 | Pseudo vertical synchronizing signal generating circuit including horizontal synchroniging signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950022766A KR950022766A (en) | 1995-07-28 |
| KR970008092B1 true KR970008092B1 (en) | 1997-05-20 |
Family
ID=19374092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031084A KR970008092B1 (en) | 1993-12-29 | 1993-12-29 | Pseudo vertical synchronizing signal generating circuit including horizontal synchroniging signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970008092B1 (en) |
-
1993
- 1993-12-29 KR KR1019930031084A patent/KR970008092B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950022766A (en) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58100579A (en) | Figure display controller | |
| KR970008092B1 (en) | Pseudo vertical synchronizing signal generating circuit including horizontal synchroniging signal | |
| GB2217960A (en) | Deflection current correction circuit with service switch | |
| US5499054A (en) | Character and pattern mixing apparatus for use in a video equipment | |
| KR890005832Y1 (en) | On screen stable circuit | |
| KR940002645B1 (en) | Power supply for multiple home appliances | |
| KR100214628B1 (en) | Dc level shift circuit | |
| KR890004764Y1 (en) | Video switching circuit | |
| KR880004356Y1 (en) | Synchronizing signal generating circuit of vtr | |
| KR0136008B1 (en) | The separation synchronous signal processing system to be able to process the composition synchronous signal | |
| KR100349877B1 (en) | Image reproduction apparatus for discriminating the possibility of image reproduction of the external input signal | |
| KR950005754Y1 (en) | Screen level control circuit in title input | |
| KR960003506B1 (en) | Black burst signal generating circuit | |
| KR960010430Y1 (en) | Television having on screen display function | |
| KR900000588B1 (en) | Pattern generator which used teletext | |
| KR890007496Y1 (en) | Generating circuit of likeness vertical synchronising signals | |
| KR850001845Y1 (en) | Vertical saw type wave control circuit | |
| KR940004955Y1 (en) | Apparatus for stabilizing osd characters | |
| JPH099104A (en) | Soft clamping device and soft clamping method | |
| KR0164512B1 (en) | The system regulator used in ntsc and pal | |
| KR0163881B1 (en) | A rgb generator establishing level amplitude | |
| KR970005108Y1 (en) | Mode selecter for monitor | |
| KR900005137Y1 (en) | Generating circuit of forced synchronizing signal | |
| KR850000863Y1 (en) | Reset pulse generator | |
| KR910007190Y1 (en) | Character display circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |