KR890005832Y1 - On screen stable circuit - Google Patents
On screen stable circuit Download PDFInfo
- Publication number
- KR890005832Y1 KR890005832Y1 KR2019860011552U KR860011552U KR890005832Y1 KR 890005832 Y1 KR890005832 Y1 KR 890005832Y1 KR 2019860011552 U KR2019860011552 U KR 2019860011552U KR 860011552 U KR860011552 U KR 860011552U KR 890005832 Y1 KR890005832 Y1 KR 890005832Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- transistor
- vertical
- horizontal
- collector
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 블럭도.1 is a block diagram of the present invention.
제2도는 본 고안의 실시 회로도.2 is an implementation circuit diagram of the present invention.
제3도는 본 고안의 회로도 각부 파형도로서, 제3(a)도는 AC60 HZ 파형도, 제3(b)도는 트랜지스터(Q1)의 콜렉터 출력파형도, 제3(c)도는 트랜지스터(Q2)의 콜렉터 출력 파형도, 제3(d)도는 콘덴서(C2)의 양단 전압 파형도, 제3(e)도는 트랜지스터(Q3)의 콜렉터 출력 파형도(실선) 및 영상신호 파형도(파선).FIG. 3 is a waveform diagram of each circuit diagram of the present invention, in which FIG. 3 (a) is an AC60 HZ waveform diagram. FIG. 3 (b) is a collector output waveform diagram of transistor Q 1 , and (c) is transistor Q 2. ), The third waveform (d) is a voltage waveform diagram at both ends of the capacitor (C 2 ), the third (e) is a collector output waveform diagram (solid line) and the image signal waveform diagram (dashed line) of the transistor Q 3 . ).
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 직류전원 장치 2 : 수직편향부1: DC power supply 2: vertical deflection
3 : 수평평부 4 : 시미트트리거회로3: horizontal flat part 4: shim trigger circuit
5 : 단안정멀티회로 6 : 수직동기신호 발생회로5: monostable multi-circuit 6: vertical synchronous signal generator
7 : 스위치수단 8 : 스위치제어회로7: switch means 8: switch control circuit
IC1: 영상색신호 및 수직수평집적소자 IC2: ONSCREEN 집적소자IC 1 : Image color signal and vertical horizontal integrated device IC 2 : ONSCREEN integrated device
T : 전원트랜스 SW : TV/VIDEO절환스위치T: Power Trans SW: TV / VIDEO Switch
본 고안은 무신호시 온 스크린(ON SCREEN)안정화 회로에 간한 것으로, 특히 무신호시 AC 60HZ 를 파형정형시켜 수직동기신호를 발생시켜서 안정된 동기신호의 공급으로 온 스크린을 안정화시키는 무신호시 온 스크린 안정화 회로에 고나한 것이다.The present invention is designed for the ON SCREEN stabilization circuit. In particular, when no signal is generated, the AC 60HZ is waveform-shaped to generate a vertical synchronous signal, which stabilizes the on-screen by supplying a stable synchronous signal. The stabilization circuit is unique.
종래에는 온 스크린시 영상신호에 포함된 수직, 수평동기신호에 의하여 화면상의 위치가 결정되는 관계로 무신호시(즉 채널서치 Up/Down 시)에는 동신가 없기 때문에 온 스크린이 흐트러져 화면상에 반전의 형태로 나타나게 되어 원하는 채널을 찾을 수 없었더,In the related art, since the position on the screen is determined by the vertical and horizontal synchronization signals included in the video signal during the on-screen, there is no synchronization at the time of no signal (that is, when the channel search is up or down). Appeared in the form so I couldn't find the channel I wanted,
더 개량된 것으로는 무신호시에는 수직, 수평 귀선소거신호(BLANKING PULSE)를 동기신호로 사용하여 화면상에 온 스크린을 내보내어 원하는 채널을 찾을 수 있었으나 이것에 있었서는 수평 귀선소거신호는 노이즈의 영향을 받더라도 화면전체에 미치는 영향이 적으나 수직귀선 소거신호가 노이즈의 영향을 받게되면 화면 전체의 영향을 미치게 되므로 온 스크린이 상하로 몹시 떨리게 되며 화면상의 제위치에서 상하측으로 이동되어 절반이 잘려서 나타나거나 완전히 사라지는 경우가 있었다.Further improvement is that when no signal is used, the vertical and horizontal blanking signal (BLANKING PULSE) is used as a synchronous signal to send out the screen on the screen to find the desired channel, but the horizontal blanking signal is affected by noise. Even if it is received, it has little effect on the whole screen, but when the vertical blanking signal is affected by noise, it affects the whole screen. There was a case of disappearing completely.
본 고안의 목적은 상기의 문제점을 해결하기 위하여 전원트랜지스터 AC60HZ신호를 파형정형시켜서 발생시킨 수직동기신호를 무신호시에 내보내어 수직귀선소거신호의 주파수를 안정화시킴으로써 온 스크린을 안정화시키는 무신호시 온 스크린 안정화 회로를 제공하는데 있다.The purpose of the present invention is to solve the above problems. The signalless on-screen is used to stabilize the on-screen by stabilizing the frequency of the vertical blanking signal by outputting the vertical synchronization signal generated by waveform shaping the power transistor AC60HZ signal at the time of no signal. To provide a stabilization circuit.
상기 목적을 달성하기 위하여 본 고안은 교류전원단의 전원 트랜스2차그으로부터 AC60HZ신호를 시미트트리거회로, 단안정 멀티회로에 차례로 인가시켜 영상신호에 포함된 수직동기신호와 동일한 수직동기신호를 발생시켜 영상 색신호 및 수직동기신호와 동일한 수직동기신호를 발생시켜 영상 색신호 및 수직 수평 집적소자의 동기분리 입력단에 인가되도록 접속시키며 상기 발생시킨 수직 동기신호는 무신호시에만 상기 집접소자의 동기분리입력단에 인가되도록 신호시의 수평동기신호 및 수평귀선소거신호에 의하여 스위치 제어되도록 접속 구성시킨 것을 특징으로 하는 것으로 이하 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.In order to achieve the above object, the present invention sequentially applies the AC60HZ signal from the power transformer secondary plug of the AC power supply stage to the shimit trigger circuit and the monostable multi-circuit to generate the same vertical synchronous signal as the vertical synchronous signal included in the video signal. Generates the same vertical synchronous signal as the color signal and the vertical synchronous signal to connect to the image color signal and the synchronous separation input terminal of the vertical horizontal integrated device, and the generated vertical synchronous signal is applied to the synchronous separation input terminal of the contact element only when no signal is generated. It is characterized in that the connection is configured to be controlled by the horizontal synchronization signal and the horizontal retrace signal of the city when described in detail with reference to the accompanying drawings as follows.
제1도는 본 고안의 블럭도이며, 제2도는 제1도를 구체화한 본 고안의 한 실시회로도이다.FIG. 1 is a block diagram of the present invention, and FIG. 2 is an embodiment of the present invention incorporating FIG.
여기에 도시한 본 고안의 실시예는 전원 트랜스(T)의 2차측의 한 단자에는 콘덴서(C1) 및 저항(R1)을 통하여 에미터가 저항(R3)을 통하여 접지되고 콜렉터가 저항(R2)을 통하여 전원(1)의 Vcc1단자에 접속된 트랜지스터(Q1)의 베이스를 접속시키고, 또한 상기 트랜지스터(Q1)의 콜렉터에는 저항(R4)을 통하여 접지된 저항(R5)과 에미터가 상기 트랜지스터(Q1)의 에미터에 접속되고 콜렉터가 저항(R6)을 통하여 전원(1)의 VCC1단자에 접속된 트랜지스터(Q2)의 베이스를 공접시키고, 상기 트랜지스터(Q2)의 콜렉터에는 콘덴서의 일단을 접속시키고 콘덴서(C2)의 타단에는 전원(1)의 VCC1단자에 접속된 저항(R7)과 에미터가 접지되고 콜렉터가 저항(R8)을 통하여 전원(1)의 VCC1단자에 접속된 트랜지스터(Q3)의 베이스를 공접시켜서 수직동기 신호발생회로(6)를 구성시키고, 상기 트래지스터(Q3)의 상기 트랜지스터(Q3)의 콜렉터에는 영상 색신호 및 수직수평 집적소자(이하IC1이라 칭한다)의 동기분리(SYNC SEPARATOR) 입력단(SYNC)에 에미터가 접속된 트랜지스터(Q4)의 콜렉터를 접속시켜서 스위칭수단(7)을 구성시키고, 상기 IC1의 수평동기신호 출력단(H)에는 콘덴서(C4) 및 저항(R11)을 접속시키고 이 저항(R11)에는 접지된 저항(R13)과 에미터가 접지되고 콜렉터가 트랜지스터(Q5)의 에미터가 접속된 트랜지스터(Q6)의 베이스를 공접시키고 수평편향부(3)의 수평귀선소거신호 출력단(H,B)에는 저항(R10)을 접속시키고 이 저항(R10)에는 접지된 저항(R12)과 콜렉터가 전원(1)의 VCC2단자에 접속된 트랜지스터(Q5)의 베이스를 공접시키고 상기 트랜지스터(Q5) 의 콜렉터는 전원(1)의 VCCC2단자에 접속된 콘덴서(C3)와 콜렉터가 저항(R16)을 통하여 접지되고 에미터가 전원(1)의 VCC2단자에 접속된 트랜지스터(Q7)의 베이스를 공접시키고 상기 트랜지스터(Q7)의 콜렉터에는 저항(R17)를 통하여 에미터가 접지되고 콜렉터가 저항(R9)을 통하여 전원(1)의 VCC2단자에 접속된 트랜지스터(Q8)의 베이스를 접속시키고 상기 트랜지스터(Q8)의 콜렉터에는 트랜지스터(Q4)의 베이스를 접속시켜서 스위치 제어회로 (8)를 구성시켜서 된것이다. 여기서 수직동기신호 발생회로(6)는 세분 하면 제1도에 도시한 바와 같이 시미트트리거회로(4)와 단안정 멀티회로(5)로 구성된 것이다.In the embodiment of the present invention shown here, one terminal of the secondary side of the power transformer T has an emitter grounded through a resistor R 3 and a collector through a capacitor C 1 and a resistor R 1 and a collector. The base of the transistor Q 1 connected to the Vcc 1 terminal of the power supply 1 is connected via R 2 , and the collector of the transistor Q 1 is grounded via a resistor R 4 . 5 ) and the emitter are connected to the emitter of the transistor Q 1 and the collector is coupled to the base of the transistor Q 2 connected to the V CC1 terminal of the power supply 1 via a resistor R 6 , and the One end of the capacitor is connected to the collector of transistor Q 2 , and at the other end of the capacitor C 2 , the resistor R 7 and the emitter connected to the V CC1 terminal of the power supply 1 are grounded, and the collector is connected to the resistor R 8. ) a power source (1) the vertical sync signal is generated by gongjeop the base of a transistor (Q 3) connected to the V CC1 terminal of times through The furnace 6 is configured, and the collector of the transistor Q 3 of the transistor Q 3 has an image color signal and a SYNC separator input terminal SYNC of a vertical horizontal integrated device (hereinafter referred to as IC 1 ). The switching means 7 is formed by connecting the collector of the transistor Q 4 to which the emitter is connected, and the capacitor C 4 and the resistor R 11 are connected to the horizontal synchronous signal output terminal H of the IC 1 . The resistor (R 11 ) is grounded with the grounded resistor (R 13 ) and the emitter is grounded, and the collector is in contact with the base of the transistor (Q 6 ) to which the emitter of transistor (Q 5 ) is connected, and the horizontal deflection portion (3) A resistor (R 10 ) is connected to the horizontal retrace signal output terminal (H, B) of the transistor (R 10 ), and a grounded resistor (R 12 ) and a collector connected to the V CC2 terminal of the power supply 1 are connected to the resistor (R 10 ). gongjeop the base of Q 5) and the collector of the transistor (Q 5) is a condenser connected to the V CCC2 terminal of the power source (1) (C 3) and the collector is a collector, the resistance is grounded through a resistor (R 16), emitter and gongjeop the base of a transistor (Q 7) connected to the V CC2 terminal of the power source (1), the transistor (Q 7) The emitter is grounded via (R 17 ) and the collector is connected via the resistor (R 9 ) to the base of transistor (Q 8 ) connected to the V CC2 terminal of power source (1), and to the collector of transistor (Q 8 ). The switch control circuit 8 is formed by connecting the base of the transistor Q 4 . Here, the vertical synchronous signal generating circuit 6 is composed of a simit trigger circuit 4 and a monostable multi-circuit 5, as shown in FIG.
미설명 부호 IC2에 온 스크린 접적소자이며, 2는 수직편향부이며, V.B.는 수직귀선소거신호 출력단이며, a,b,c,d,e는 접속점이다.An on-screen integrated element in IC 2 , 2 is a vertical deflection portion, VB is a vertical blanking signal output terminal, and a, b, c, d and e are connection points.
제1도에서의 SW는 비데오모드 일때 온 스크린이 되는 것을 방지하기 위하여 TV/VIDEO 절환스위치와 연동으로 되어 있다.SW in FIG. 1 is interlocked with the TV / VIDEO selector switch to prevent on-screen when in the video mode.
제3도는 본 고안의 회로부의 각부 파형도로서 본 고안의 작용효과를 제3도의 파형도로써 설명하면 다음과 같다.FIG. 3 is a waveform diagram of each part of the circuit part of the present invention. The operational effects of the present invention will be described with reference to the waveform diagram of FIG. 3 as follows.
AC저원이 인가된 상태에서 전원 트랜스의2차측의 접속점(a)로 부터 AC60HZ신호가 제3도의 제3(a)도에서와 같이 콘덴서(C1) 및 저항(R1)을 통하여 트랜지스터(Q1)의 베이스에 인가된다. 제3도의 제3(a)도에서 시간(T0)에서 트랜지스터(Q1)가 오프상태이기 때문에 트랜지스터(Q1)의 콜렉터측 Vℓ전압이 저항(R4) 및 저항(R5)에 분배되어 트랜지스터(Q2)의 베이스에 인가되고 트랜지스터(Q2)는 온 상태로 된다. 이때 트랜지스터(Q1)(Q2)의 공통 에미터 저항(R3)에 걸리는 전압은With the AC source applied, the AC60HZ signal from the connection point (a) on the secondary side of the power transformer passes through the capacitor (C 1 ) and resistor (R 1 ) as shown in FIG. 3 (a) of FIG. 1 ) is applied to the base. Since the transistor Q 1 is off at time T 0 in FIG. 3 (a) of FIG. 3, the collector-side Vl voltage of the transistor Q 1 is distributed to the resistor R 4 and the resistor R 5 . is applied to the base of the transistor (Q 2) transistors (Q 2) is turned on. At this time, the voltage across the common emitter resistor (R 3 ) of transistor (Q 1 ) (Q 2 ) is
로 되며 트랜지스터(Q1)의 베이스에 입가되는 교류신호가AC signal input to the base of the transistor Q 1
을 만족시키는 시간(t1)직전까지는 트랜지스터(Q1)은 오프 상태를 유지하게 된다. 여기서 VBE1은 트랜지스터(Q1)의 베이스에미터 정격전압이다. 시간(t1)이후 부터는 트랜지스터(Q1)는 온 상태로 되고 트랜지스터(Q2)는 오프상태로 전환된다. 이때 트랜지스터(Q1),(Q2)의 공통에미터저항(R3)에 걸리는 전압은Transistor Q 1 is kept off until just before time t 1 is satisfied. Where V BE1 is the base emitter voltage of transistor Q 1 . After time t 1 , transistor Q 1 is turned on and transistor Q 2 is turned off. At this time, the voltage across the common emitter resistor (R 3 ) of transistors (Q 1 ) and (Q 2 ) is
로된 된다. 그러므로 트랜지스터(Q1)는 시간(t2)까지는 온 상태를 유지 한다. 트랜지스터 (Q1)의 베이스에 인가되는 교류신호가Become. Therefore, transistor Q 1 remains on until time t 2 . AC signal applied to the base of the transistor Q 1
이하로 되는 시간(t2)직후에는 트랜지스터(Q1)는 오프상태, 트랜지스터(Q2)는 온상새로 전환되고 따라서 인가도는 교류신호에 따라서 제3도의 제3(b)도와 제3(c)도에서와 같이 트랜지스터 (Q1)(Q2)의 콜렉터출력은 구형파를 이루게된다. 시간(t1)에서 시간(t2)까지는 트랜지스터(Q2)가 오프상태이므로 전원(1)의 전압전밥VBE1이 저항(R6)를 통하여 콘덴서(C2)에 충전된다. 시간(t2)에서 콘덴서(C2) 양단 전압VC2는 VD로 충전되고 트랜지스터(Q3)는 시간(t2)까지는 온 상태를 유지한다. 시간(t2)직후에 트랜지스터(Q2)가 온 상태로 전환되므로 전원전압(VCC1)은 저항(R6)을 통하여 트랜지터(Q2)의 콜렉터 에미터를 거쳐서 저항(R3)에 인가된다. 또한 콘덴서(C2)에 충전이 끝난 직후에 트랜지스터(Q3)는 온상태에서 오프상태로 되고 콘덴서(C2)의 충전전압은 저항(R7), 저항(R7), 콘덴서(C2), 트랜지스터(Q2)의 콜렉터 에미터 및 저항(R3)의 루프를 따라 방전되다가 콘덴서 양단자전압(VBE1이Immediately after the time t 2 , the transistor Q 1 is turned off and the transistor Q 2 is turned on. Therefore, the degree of application depends on the third (b) and the third (c) of FIG. As shown in Fig. 2 , the collector output of transistors Q 1 and Q 2 form a square wave. From time t 1 to time t 2 , since transistor Q 2 is off, voltage transfer V BE1 of power source 1 is charged to capacitor C 2 through resistor R 6 . At time t 2 , the voltage V C2 across capacitor C 2 is charged to V D and transistor Q 3 remains on until time t 2 . The time (t 2), so immediately after the transistor (Q 2) switch to the ON state to the power-supply voltage (V CC1) is a resistance (R 6) transient jitter resistance (R 3) via the collector-emitter of the (Q 2) through the Is approved. In addition, immediately after the capacitor C 2 is charged, the transistor Q 3 is turned off from the on state, and the charging voltages of the capacitor C 2 are the resistance R 7 , the resistance R 7 , and the capacitor C 2. ), discharged along the loop doedaga capacitor positive terminal voltages (V BE1 of the collector of the transistor (Q 2) and an emitter resistor (R 3) is
로 되면 트랜지스터(Q3)의 베이스 에미터간에 정바이어스 되어 트랜지스터(Q3)가 오프상태에서 온 상태로 전환된다. 여기서 VBE3는 트랜지스터(3)의 베이스에미터 정격전압이다. 그러므로 트랜지스터(「2)의 콜렉터파여(제3도의 제3(c)도에 따라서 콘덴서(C2)의 양단전압은 제3도의 제3(d)에서 도시된 것처럼 충방전되고 이에 따라서 제3도의 제3(e)의 실선으로 도시된 바와 같은 펄스열이 트랜지스터(Q3)의 콜렉터측에서 출력된다. 여기서 트랜지스터(Q3)의 콜렉터출력 펄스열의 펄스폭은 콘덴서(C2)의 방전시정수에 의하여 좌우된다. 그러므로 상기 트랜지스터(Q3)의 콜렉터측 펄스열(제3도의 제3(e)도의 실선)을 트랜지스터(Q4)로 구성된 스위치수단(7)을 통하여 무신호시에만 IC1의 동기분리입력단에 인가시켜서 안정된 수직동기신호를 출력시키고 수직편양부(3)에서는 안정된 수직귀선소거신호를 내보내어 IC2의 수직동기입력단 입력시키므로 무신호시에 온스크린을 안정화 시킬 수 있다. 여기서IC1의 동기분리 입력단(SYNC)에는 무신호시에서 신호시로 전환될때 상기 수직동기신호 발생회로(6)의 출력인 트랜지스터(Q3)의 콜렉터축 출력펄스열과 영상 색신호(제3도의 제3(e)도의 파선)가 함께 들어가게 되므로 상기 펄스열의 레벨은 영상신호에 포함된 동기신호 레벨이하로 하며 또한 무신호시 노이즈 레벨이상으로 하여야 한다.When the forward bias between the base emitter of the transistor (Q 3) is a transistor (Q 3) is switched to the ON state from the OFF state to. Where V BE3 is the base emitter voltage of transistor 3 . Thus the both-end voltage of the transistor ( "2) collector engraved (third-degree 3 (c) FIG capacitor (C 2) according to the is charged and discharged as shown at a third degree of claim 3 (d) accordingly third degree the 3 (e) is a pulse train as shown by the solid line is output from the collector side of the transistor (Q 3). the pulse width of the collector output pulse train of the transistor (Q 3) is the number of the discharge time constant of the capacitor (C 2) of the Therefore, the synchronous separation of IC 1 is performed only when no signal is transmitted to the collector-side pulse train of the transistor Q 3 (solid line in FIG. 3 (e) in FIG. 3 ) through the switch means 7 constituted by the transistor Q 4 . by the input stage and output the stable vertical synchronizing signal the vertical piece good or bad (3), because the input stable vertical retrace export and vertical synchronizing input terminal of the IC 2 a clear signal can be stabilized on the screen in a silent Hoshi, where synchronization of the IC 1 To the separate input (SYNC) Since the collector axis output pulse string of the transistor Q 3 , which is the output of the vertical synchronous signal generation circuit 6, and the image color signal (dashed line in FIG. The level of the pulse train should be equal to or less than the synchronization signal level included in the video signal and above the noise level when no signal is present.
IC1의 동기분리 입력단(SYNC)의 입력임피던스를 Zin 이라하면 상기 동기분배입력단(SYNC)에 걸리는 전압(VSYNC)은When the input impedance of the synchronous separation input terminal SYNC of IC 1 is Zin, the voltage V SYNC applied to the synchronous distribution input terminal SYNC is
으로 되며, 상기저항(Rs), Zin 및 동기레벨의 오차를 각각 x%라 할경우에는If the resistance (R s ), Zin and the synchronization level of the error x x respectively
로 되며 동기레벨을 VS라 하면If the sync level is V S
로 되어, 항상Always,
VS(1-)＞VSYNC(max)V S (1- ) ＞ V SYNC (max)
및 VSYNC(min)＞VN And V SYNC (min)> V N
을 만족하도록 설정된다.Is set to satisfy.
신호시에는 수평귀선소거신호 및 수평동기신호가 각각 트랜지스터(Q5) (Q6)의 베이스에 인가되어 상기 두개의 트랜지스터(Q5) (Q6)가 동시에 온 상태로 되며 이로 인하여 트랜지스터(Q7)의 베이스측에 로우레벨신호가 인가되어 트랜지스터(Q7)가 온상태로 된다.Signal during the horizontal blanking signal and a horizontal synchronizing signal, each transistor (Q 5) (Q 6) is applied to the base and to the two transistors (Q 5) (Q 6) at the same time, the ON state of this reason transistor (Q A low level signal is applied to the base side of 7 ) to turn on the transistor Q 7 .
트랜지스터(Q7)의 콜렉터측의 하이레벨신호가 트랜지스터(Q8)의 베이스에 가해지고 상기 트랜지스터(Q8)는 온 상태로 되며 그 콜렉터측은 로우레벨로 되고 이 신호에 의하여 트랜지스터(Q4)는 오프상태로 됨으로써 상기 수직동기신호가 IC1에 전단되는 것을 차단시키단.Transistor is applied to the base of (Q 7) the collector-side high-level signal, the transistor (Q 8) of said transistor (Q 8) is in the on state the collector side and to a low level, and the transistor (Q 4) by a signal It is just to cut off in that the vertical synchronization signal to the front end IC 1 being in an oFF-state.
무신호시에 수평귀선소거신호는 인가되나 수평동기신호가 가해지지 않으므로 트랜지스터(Q5)의 콜렉터측은 하이레벨로 되고 트랜지스터(Q7)의 베이스에 상기 하이레벨로 되고 트랜지스터(Q7)의 베이스에 상기 하이레벨신호가 인가되어서 트랜지스터(Q7)은 오프상태로 되며 그 콜렉터측은 로우레벨로 되고 상기 로우레벨신호가 트랜지스터(QS)는 오프상태로 되며 그 콜렉터측은 하이레벨로 되어 트랜지스터(Q4)를 온 상태로 전환시키므로 상기 수직동기신호 펄스열이 IC에 전단된다.The silent Hoshi to the base of the horizontal blanking signal is applied, but the horizontal synchronizing signal does not subject the transistors (Q 5) the collector side and to the high level to the base of the transistor (Q 7) and to the high level, the transistor (Q 7) of applied to the high-level signal be a transistor (Q 7) is in the off state and its collector side and to a low level a low level signal, the transistor (Q S) is in the off state is in that a collector side of high level, (Q 4 ) Is turned on so that the vertical synchronizing signal pulse train is sheared to the IC.
이와 같이 본 고안에서는 무신호시 수직동기신호를 발생시켯거 수직귀선소거 신호를 노이즈에 대해서 안정화시키므로 온스크리인의 수직동기가 안정화되어 화면상의 제위치에 안정된 온수크린을 내보내게되며, 따라서 온스크린의 떨림현상을 제거시켜 원하는 채널을 찾을 수 있으며 이로 인하여 제품의 신호성을 향상시키는 효과를 얻을 수 있다.As such, the present invention generates a vertical synchronization signal at no signal, stabilizes the vertical retrace signal against noise, and stabilizes the vertical synchronization of the on-screen, and emits a stable hot water clean in place on the screen. You can find the channel you want by eliminating the vibration, which can improve the signal quality of the product.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860011552U KR890005832Y1 (en) | 1986-07-31 | 1986-07-31 | On screen stable circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860011552U KR890005832Y1 (en) | 1986-07-31 | 1986-07-31 | On screen stable circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880003659U KR880003659U (en) | 1988-04-14 |
| KR890005832Y1 true KR890005832Y1 (en) | 1989-08-26 |
Family
ID=19254545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860011552U KR890005832Y1 (en) | 1986-07-31 | 1986-07-31 | On screen stable circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890005832Y1 (en) |
-
1986
- 1986-07-31 KR KR2019860011552U patent/KR890005832Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880003659U (en) | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860003722A (en) | Multi-Scan TV Receiver | |
| JP3617669B2 (en) | Television deflection device | |
| KR900007613B1 (en) | Pulse moving phase circuit | |
| KR890005832Y1 (en) | On screen stable circuit | |
| US4795949A (en) | Deflection current correction circuit | |
| KR930011507B1 (en) | Tv-receiver having gate pulse generator | |
| KR950022750A (en) | Timing device of deflection waveform correction circuit | |
| US4694226A (en) | Vertical deflection circuit with service mode operation | |
| EP0024860B1 (en) | Dual standard television vertical deflection system | |
| US5303048A (en) | Circuit for synchronizing an on-screen display (OSD) on a picture screen | |
| US6424379B1 (en) | Vertical synchronization separation circuit | |
| KR100481770B1 (en) | A sawtooth generator with disturbance signal rejection for a deflection apparatus | |
| KR850001618Y1 (en) | Switched afpc loop filter with off set voltage cancellation | |
| KR970008092B1 (en) | Pseudo vertical synchronizing signal generating circuit including horizontal synchroniging signal | |
| KR900000566Y1 (en) | Dc regenerating circuits of television | |
| JPS60145788A (en) | 3-level sand castle pulse encoding device | |
| KR940010481B1 (en) | Picture compensating vertical deflection device and control method for tv | |
| KR890004764Y1 (en) | Video switching circuit | |
| GB2231472A (en) | Vertical deflection circuit with service mode operation | |
| KR960006106Y1 (en) | On screen display stability circuit | |
| KR930020952A (en) | Service regulator for sawtooth generator of video display | |
| KR930007502Y1 (en) | Horizontal-sync signal generating apparatus of camcoder | |
| KR100490015B1 (en) | A deflection signal pulse shaper circuit | |
| KR910002777B1 (en) | Video processing pulse shaping circuit | |
| JP3309455B2 (en) | RF modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19990731 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |