KR960003506B1 - Black burst signal generating circuit - Google Patents
Black burst signal generating circuit Download PDFInfo
- Publication number
- KR960003506B1 KR960003506B1 KR1019920013791A KR920013791A KR960003506B1 KR 960003506 B1 KR960003506 B1 KR 960003506B1 KR 1019920013791 A KR1019920013791 A KR 1019920013791A KR 920013791 A KR920013791 A KR 920013791A KR 960003506 B1 KR960003506 B1 KR 960003506B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- burst
- black
- black burst
- burst signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
제1도는 본 발명의 영상신호 발생장치에서 사용되는 수평 동기신호, 버스트 게이트 신호 및 서브 캐리어 신호와 본 발명에 의해 발생되는 블랙 버스트신호의 비교관계를 보인 파형도.1 is a waveform diagram showing a comparison relationship between a horizontal synchronization signal, a burst gate signal and a subcarrier signal used in the image signal generator of the present invention, and a black burst signal generated by the present invention.
제2도는 본 발명의 블랙 버스트신호 발생 회로도.2 is a black burst signal generation circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
101,101 : 분압단 HS : 수평동기 신호단101,101: voltage divider HS: horizontal synchronization signal stage
N1,N2: 인버터 R1∼R6: 저항N 1 , N 2 : Inverter R 1 to R 6 : Resistance
C1: 콘덴서 VCC: 전원단C 1 : condenser V CC : power supply
SC : 서브 캐리어단 MUX : 아날로그 멀티플렉서SC: Sub Carrier Stage MUX: Analog Multiplexer
A,B : 제1,2입력단/B : 선택단A, B: 1st, 2nd input terminal / B: selection
본 발명은 영상신호 발생장치에 있어서, 영상신호의 기준신호로 사용되는 블랙버스트(Black Burst) 신호를 발생하는 블랙 버스트신호 발생회로에 관한 것으로, 특히 동기신호 및 버스트 게이트 신호로부터 저항 값의 분할(Divider)로 블랙 버스트 신호를 발생하는 블랙 버스트 신호 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a black burst signal generation circuit for generating a black burst signal used as a reference signal of a video signal, and more particularly, to a division of a resistance value from a synchronization signal and a burst gate signal. Divider) and a black burst signal generation circuit for generating a black burst signal.
블랙 버스트 신호는 수평동기신호, 수직동기신호 및 버스트 신호(색상 기준 신호)만으로 이루어지는 신호로서 영상신호 등을 비롯한 화면상의 정보(화면내용)는 포함하지 않고 있다.The black burst signal is a signal composed only of a horizontal synchronous signal, a vertical synchronous signal, and a burst signal (color reference signal). The black burst signal does not include information on the screen (screen content) including a video signal.
그리고 이 블랙 버스트 신호를 텔레비젼 수상기 등의 수신장치에 연결하면 흑색 화면만 나오게 되는 것으로서 방송국에서 영상신호를 싣기 전에 기준신호로 사용하고 있다.When the black burst signal is connected to a receiver such as a television receiver, only a black screen is displayed, which is used as a reference signal before a video station loads a video signal.
통상적으로 사용되는 수평 동기신호의 주파수는 15.75KHz이고, 수직 동기신호는 60Hz이며, 0.24V범위를 갖는 버스트 게이트 신호가 있을 경우 블랙 버스트 신호는 0.3V변화의 레벨 범위내에 있도록 규격화 되어 있으며, 여기서 전체 신호의 범위는 0.42V의 범위를 갖도록 되어 있다.Normally, the frequency of the horizontal synchronization signal is 15.75KHz, the vertical synchronization signal is 60Hz, and when there is a burst gate signal having a 0.24V range, the black burst signal is standardized to be within a level range of 0.3V variation. The signal has a range of 0.42V.
한편 블랙 버스트 신호는 비디오 테이프 레코더 또는 비디오 이펙터들을 연결하여 사용할 경우에 기기에서 출력되는 신호의 기준이 되어 모든 기기가 하나의 기준신호 즉, 블랙 버스트 신호에 맞추어 동작하도록 되어 있다.On the other hand, when a black burst signal is used by connecting a video tape recorder or video effectors, it is a reference signal output from the device so that all devices operate in accordance with one reference signal, that is, the black burst signal.
그러나, 종래의 블랙 버스트 신호 발생회로는 상기와 같은 이용 목적을 위해 별도로 제공된 것이 없었으며, 필요시 제공되는 회로가 있더라도 구성이 복잡하고, 설계 변경이 어려워 시스템에 적용하는데 한계가 있었으며, 시스템의 제조 원가가 상승하는 등의 문제점이 있었다.However, the conventional black burst signal generating circuit has not been provided separately for the purpose of the above use, and even if there is a circuit provided if necessary, the configuration is complicated, and design change is difficult to apply to the system, the manufacture of the system There were problems such as rising costs.
따라서 본 발명의 목적은 표준TTL(Transistor Transistor Logic) 또는 CMOS(Complementary Metal Oxide Semiconductor) 논리회로에 의해 발생되는 동기신호를 이용하는 것으로서 간단히 블랙 버스트신호를 발생하여 시스템에 편리하게 적용할 수 있는 블랙 버스트신호 발생회로를 제공하는 데 있다.Accordingly, an object of the present invention is to use a synchronous signal generated by a standard TTL (Transistor Transistor Logic) or CMOS (Complementary Metal Oxide Semiconductor) logic circuit, which simply generates a black burst signal and can be conveniently applied to a system. It is to provide a generating circuit.
본 발명의 다른 목적은 저항 값에 의한 전압 분할로 간단히 블래 버스트 신호를 발생하는 블랙 버스트 신호 발생회로를 제공하는 데 있다.Another object of the present invention is to provide a black burst signal generation circuit which simply generates a bla burst signal by voltage division by a resistance value.
상기한 목적을 달성하기 위한 본 발명은 수평 동기신호, 버스트 게이트 신호 및 서브 캐리어 신호를 이용하는 영상 처리장치의 블랙 버스트 신호 발생에 있어서, 상기 수평 동기신호를 이용하여 저항 분압에 의해 블랙 버스트용 수평 동기신호를 발생하는 제1수단과, 상기 서브 캐리어 신호를 이용하는 저항분압과 필터링에 의해 블랙 버스트 신호용 버스트 신호를 발생하는 제2수단과, 버스트 게이트 신호에따라 상기 제1 및 제2수단의 출력신호를 교호로 선택하여 블랙 버스트 신호를 발생하는 제3수단으로 구성됨을 특징으로 한다.In order to achieve the above object, the present invention provides a black burst signal for generating a black burst signal of an image processing apparatus using a horizontal synchronization signal, a burst gate signal, and a subcarrier signal. First means for generating a signal; second means for generating a black burst signal burst signal by resistance voltage division and filtering using the subcarrier signal; and output signals of the first and second means in accordance with a burst gate signal. And third means for alternately selecting and generating a black burst signal.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명의 영상신호 발생장치에서 사용되는 수평 동기신호, 버스트 게이트 신호 및 서브 캐리어 신호와 본 발명에 의해 발생되는 블랙 버스트신호의 비교관계를 보인 파형도이고, 제2도는 본 발명의 블랙 버스트신호 발생 회로도이다. 이에 도시된 바와 같이 본 발명은 수평 동기신호단(HS)으로 제1b도와 같이 15.75KHz의 주파수를 가지는 수평동기 신호가 입력되고, 인버터(N1)를 통해 출력되게 연결된다.FIG. 1 is a waveform diagram showing a comparison relationship between a horizontal sync signal, a burst gate signal, and a subcarrier signal used in the image signal generator of the present invention, and a black burst signal generated by the present invention. FIG. 2 is a black diagram of the present invention. Burst signal generation circuit diagram. As shown in the present invention, a horizontal synchronous signal having a frequency of 15.75 KHz as shown in FIG. 1b is input to the horizontal synchronous signal terminal HS, and is connected to be output through the inverter N 1 .
상기 인버터(N1)는 오픈 콜렉터형 인버터(open collector type inverter)로서 출력단에 에미터 접지 트랜지스터의 콜렉터만 연결되어 있으므로 입력신호가 고전위(“1”)일 경우에 내부의 에미터 접지 트랜지스터가 포화상태가 되면서 출력신호는 저전위(“0”)가 된다.Since the inverter N 1 is an open collector type inverter, only the collector of the emitter ground transistor is connected to the output terminal, so that the internal emitter ground transistor is turned on when the input signal has a high potential (“1”). At saturation, the output signal becomes low potential ("0").
그러나 상기 수평 동기신호단(HS) 즉, 인버터(N1)의 입력단으로 저전위(“0”)가 입력될 경우에 에미터 접지 트랜지스터가 차단상태로 되면서 출력단이 개방 상태로 하이 임피던스 상태가 되므로 외부의 부하 저항(R1- R3)에 의해 출력신호의 레벨이 결정된다.However, when the low potential (“0”) is input to the horizontal synchronizing signal stage HS, that is, the input terminal of the inverter N 1 , the emitter ground transistor is turned off and the output stage is open to a high impedance state. The level of the output signal is determined by the external load resistors R 1 -R 3 .
상기 수평 동기신호단(HS)으로 입력되는 고전위 및 저전위에 따라서 상기 부하저항(R1- R3)으로 분압 출력되는 레벨을 구체적으로 살펴보면, 상기 인버터(N1)와 저항(R1, R2)에 의해 출력되는 신호의 관계는 인버터(N1)의 출력이 저항(R1)을 기준으로 저항(R2,R3)에 의해 전원단(Vcc)의 인가 전원을 분압하므로 분압단(101)의 출력전압 레벨은 다음의 식 (I)과 같은 관계식에 의해 구해진다.Looking at the level of the divided voltage output to the load resistor (R 1 -R 3 ) in accordance with the high and low potential input to the horizontal synchronization signal stage (HS) in detail, the inverter (N 1 ) and the resistor (R 1 , R) 2 ) the relationship of the signal output by the output of the inverter N 1 divides the applied power of the power supply terminal (Vcc) by the resistors (R 2 , R 3 ) based on the resistor (R 1 ), so that the voltage dividing stage ( The output voltage level of 101) is obtained by the relational expression as shown in the following equation (I).
[수학식 Ⅰ][Formula I]
상기 식(I)에서 알 수 있는 바와 같이 저항(R1- R3)의 값을 조절하게 되면, 제1b도와 같이 0V-5V의 레벨을 가지는 수평 동기신호에서 제1e도와 같이 0.3V의 레벨을 가지는 신호를 얻을 수 있다.As can be seen from Equation (I), when the values of the resistors R 1 -R 3 are adjusted, the level of 0.3 V is adjusted as shown in the first e diagram in the horizontal synchronizing signal having a level of 0 V-5 V as shown in FIG. The branch signal can be obtained.
한편, 인버터(N2)도 오픈 콜렉터형 인버터로서 서브 캐리어단(SC)으로 제1a도와 같이 입력되는 서브 캐리어 신호가 인버터(N2)를 통해 반전된다.On the other hand, the inverter N 2 is also an open collector type inverter, and the sub carrier signal input to the sub carrier stage SC as shown in FIG. 1a is inverted through the inverter N 2 .
즉, 서브 캐리어단(SC)으로 입력되는 서브 캐리어 신호가 고전위(“1”)일 경우에 인버터(N2)의 출력 레벨은 저전위(“0”)로서 0V가 되고, 이로 인하여 분압단(102)의 전압 출력 레벨은 저항(R5)을 기준으로 저항(R6)에 의해 전원단(Vcc)의 인가전원을 분압되므로 다음의 식(Ⅱ)와 같이 된다.That is, when the subcarrier signal inputted to the subcarrier stage SC has a high potential (“1”), the output level of the inverter N 2 becomes 0 V as the low potential (“0”). The voltage output level of 102 is divided by the resistor R 6 based on the resistor R 5 , so that the voltage applied to the power supply terminal Vcc is divided by the following equation (II).
[수학식 Ⅱ][Formula II]
그리고 서브 캐리어단(SC)으로 입력되는 서브 캐리어 신호가 저전위(“0”)일 경우에 인버터(N2)는 오픈 콜렉터형으로서 출력단이 개방상태로 하이 임피던스 상태가 되므로 분압단(102)의 전압 출력 레벨은 다음의 식(Ⅲ)와 같이 된다.When the subcarrier signal inputted to the subcarrier stage SC has a low potential (“0”), the inverter N 2 is an open collector type, and the output stage is in an open state and becomes a high impedance state. The voltage output level is expressed by the following equation (III).
[수학식 Ⅲ]Equation III
상기한 바와 같이 인버터(N2)를 통해 반전된 신호는 저항(R4∼R6)과 콘덴서(C2)의 값에 의해 저역 통과 필터링되어 익스포텐셜 곡선(expotential curve)을 가지는 정형파로 변환되면서 일정한 레벨(0.3V∼0.5V)로 조정되어 제1f도에 도시된 바와 같이 출력한다.As described above, the signal inverted through the inverter N 2 is low pass filtered by the values of the resistors R 4 to R 6 and the capacitor C 2 to be converted into a square wave having an exponential curve. It is adjusted to a constant level (0.3V to 0.5V) and output as shown in FIG. 1f.
상기한 바와 같이 인버터(N2)를 통해 반전된 신호는 저항(R4∼R6)과 콘덴서(C2)의 값에 의해 저역 통과 필터링되어 익스포텐셜 곡선(expotential curve)을 가지는 정형파로 변환되면서 일정한 레벨(0.3V∼0.5V)로 조정되어 제1도의 (f)에 도시된 바와 같이 출력된다.As described above, the signal inverted through the inverter N 2 is low pass filtered by the values of the resistors R 4 to R 6 and the capacitor C 2 to be converted into a square wave having an exponential curve. It is adjusted to a constant level (0.3V to 0.5V) and output as shown in Fig. 1 (f).
상기한 바와 같이 발생한 제1e도 및 제1f도의 신호를 이용하여 아날로그 멀티플렉서(MUX)가 블랙버스트신호를 발생시키는 것으로서 버스트 게이트단(BG)으로 제1c도에 도시된 바와 같이 입력되는 버스트 게이트 신호에 따라 아날로그 멀티플렉서(MUX)의 선택단(/B)을 제어하여 제1 및 제2입력단(A)(B)의 입력을 교호로 선택하는데, 상기 버스트 게이트 신호가 “하이”일 경우에 상기 식(Ⅱ)에서 결정된 신호가 출력되고 이를 콘덴서(C1)가 저역 필터링하여 블랙 버스트신호의 발생을 위한 버스트 신호(제1f 도) 즉, 제2입력단(B)의 입력이 선택되고, “로우”일 경우에 상기 식(Ⅰ)의 관계로 결정된 신호 즉, 블랙 버스트신호의 발생을 위한 제1입력단(A)의 입력(제1e도)인 수평 동기신호가 선택되어 출력된다.The analog multiplexer (MUX) generates a black burst signal using the signals of FIGS. 1e and 1f generated as described above, to the burst gate signal inputted to the burst gate terminal BG as shown in FIG. 1c. Select the analog multiplexer (MUX) / B) is controlled to alternately select inputs of the first and second input terminals A and B. When the burst gate signal is "high", the signal determined in Equation (II) is output and the capacitor When (C 1 ) is low-pass filtered and the burst signal for generating the black burst signal (FIG. 1f), that is, the input of the second input terminal B is selected and is "low", The determined signal, i.e., the horizontal synchronizing signal which is the input (first e) of the first input terminal A for generating the black burst signal, is selected and output.
따라서 제1c도와 같이 버스트 게이트단(BG)으로 입력되는 버스트 게이트 신호의 레벨이 “하이”일 경우에 아날로그 멀티플렉서(MUX)가 제2입력단(B)의 신호를 선택하여 출력하고, “로우”일 경우에 제1입력단(A)의 신호를 선택하여 출력하므로 제1d도에 도시된 바와 같이 규격에 맞는 블랙 버스트신호가 발생한다.Accordingly, when the level of the burst gate signal input to the burst gate terminal BG is “high” as shown in FIG. 1c, the analog multiplexer MUX selects and outputs the signal of the second input terminal B, and is “low”. In this case, since the signal of the first input terminal A is selected and output, a black burst signal conforming to the standard is generated as shown in FIG. 1d.
상술한 바와 같이 본 발명은 간단히 구성하는 TTL회로에 의해 블랙 버스트신호를 용이하게 발생시킬 수 있고, 회로 구성의 단순화로 시스템의 원가 절감에 기여할 수 있어 이 기술분야에 널리 사용할 수 있는 이점이 있다.As described above, the present invention can easily generate a black burst signal by simply configuring a TTL circuit, and can contribute to the cost reduction of the system by simplifying the circuit configuration, which can be widely used in the art.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013791A KR960003506B1 (en) | 1992-07-31 | 1992-07-31 | Black burst signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013791A KR960003506B1 (en) | 1992-07-31 | 1992-07-31 | Black burst signal generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940003398A KR940003398A (en) | 1994-02-21 |
| KR960003506B1 true KR960003506B1 (en) | 1996-03-14 |
Family
ID=19337326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920013791A KR960003506B1 (en) | 1992-07-31 | 1992-07-31 | Black burst signal generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960003506B1 (en) |
-
1992
- 1992-07-31 KR KR1019920013791A patent/KR960003506B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940003398A (en) | 1994-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960003506B1 (en) | Black burst signal generating circuit | |
| GB2364844A (en) | LCD panel signal processor | |
| CA1313575C (en) | Broadband, high speed video amplifier | |
| US4760391A (en) | Tri-state on-screen display system | |
| US4275417A (en) | Aperture correction signal processing circuit | |
| GB2112248A (en) | Colour subcarrier generators | |
| FI90611C (en) | Video Display Device | |
| US5140421A (en) | Video signal processing pulse producing circuit | |
| JPH026470B2 (en) | ||
| US3969579A (en) | Contrast, brightness and peaking control circuit | |
| JP2699610B2 (en) | Synchronous signal separation circuit | |
| KR950005407Y1 (en) | Osd character circuit | |
| KR970005108Y1 (en) | Mode selecter for monitor | |
| JPH0410767B2 (en) | ||
| KR800000608B1 (en) | Television receiver | |
| KR890004764Y1 (en) | Video switching circuit | |
| KR900008226Y1 (en) | White balance control circuit of moniter | |
| KR910002841Y1 (en) | Luminance signal level translating circuit for tv set/monitor | |
| KR870000730Y1 (en) | Direct current restorer | |
| KR910002432Y1 (en) | Brown color mode circuit for monitor | |
| JP3244346B2 (en) | Switch circuit | |
| JPH0435374A (en) | Video signal changeover circuit | |
| JPH0113110B2 (en) | ||
| JPS62133875A (en) | Video signal a/d convertor | |
| JPS6342473B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080214 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |