KR880004356Y1 - Synchronizing signal generating circuit of vtr - Google Patents

Synchronizing signal generating circuit of vtr Download PDF

Info

Publication number
KR880004356Y1
KR880004356Y1 KR2019850009516U KR850009516U KR880004356Y1 KR 880004356 Y1 KR880004356 Y1 KR 880004356Y1 KR 2019850009516 U KR2019850009516 U KR 2019850009516U KR 850009516 U KR850009516 U KR 850009516U KR 880004356 Y1 KR880004356 Y1 KR 880004356Y1
Authority
KR
South Korea
Prior art keywords
signal
resistor
transistor
output
vtr
Prior art date
Application number
KR2019850009516U
Other languages
Korean (ko)
Other versions
KR870002814U (en
Inventor
정동길
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019850009516U priority Critical patent/KR880004356Y1/en
Publication of KR870002814U publication Critical patent/KR870002814U/en
Application granted granted Critical
Publication of KR880004356Y1 publication Critical patent/KR880004356Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel

Abstract

내용 없음.No content.

Description

VTR의 강제 동기신호 발생회로Forced Sync Signal Generation Circuit of VTR

제1도는 종래의 강제 동기신호 발생회로의 일실시예.1 is an embodiment of a conventional forced synchronization signal generation circuit.

제2도는 제1도의 각부 파형도.2 is a waveform diagram of each part of FIG.

제3도는 본 고안의 강제 동기신호 발생회로.3 is a forced synchronization signal generating circuit of the present invention.

제4도는 제3도의 각부 파형도.4 is a waveform diagram of each part of FIG.

제5도는 영상 헤드의 취부 상태도.5 is a mounting state of the image head.

제6도는 정속 재생시 재싱비디오 신호와 선택신호(H, SW)출력 파형도.6 is a waveform diagram of the ashing video signal and the selection signal (H, SW) during constant speed playback.

제7도는 정지화면 재생시 설명도.7 is an explanatory diagram when playing back still images.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

H, SW : 헤드선택신호 MM1-MM3: 단안정 멀티 바이브레이터H, SW: Head selection signal MM 1 -MM 3 : Monostable multivibrator

IC1, IC2: 인버어터 Q1-Q3: 트랜지스터IC 1 , IC 2 : Inverter Q 1 -Q 3 : Transistor

C1-C3: 콘덴서 D1,D2: 다이오드C 1 -C 3 : condenser D 1, D 2 : diode

1 : 적분회로 2 : 미분회로1: Integrating Circuit 2: Differential Circuit

본 고안은 VTR변속재생에 재생비디오 신호중에 강제적인 수동기신호를 발생시켜 합성하므로서 TV수상기의 수직동기를 유지시킬 수 있게한 것에 관한것이다.The present invention relates to the generation of a compulsory passive signal in a reproduced video signal for VTR variable speed reproduction, thereby maintaining the vertical synchronization of the TV receiver.

일반적으로 VTR의 재생동작에 있어서는 정속재생 이외에도 변속 재생기능이 있다. 즉, 제5도와 같이 테이프가 헤드를 진행할때 영상헤드 A와 영상헤드 B를 교변직으로 선택하는 VTR에 있어 변속재생시에는 영상헤드의 궤적이 변화하게 되는데, 헤드드럼의 회전에 의해 발생하는 헤드 위치 지점용 재상영상 헤드선택 신호(H, SW)는 제6도의 (L)신호와 같이 "로우" 및 "하이"에 따라 영상헤드 A, 영상헤드 B가 교대로 선택되며, 이러한 정속재생시에는 충분한 영상헤드 출력신호가 제6도의 (ㄱ)와 같이 출력된다. 그러나 비디오 테이프에 경사기록 및 재생을 하는 VTR의 경우 테이프의 속도가 정상 상태가 아닐때에는 재생영상 헤드의 궤적이 어긋나게되고, 이에따라 재생 출력이 적어지며 화면에 노이즈가 발생하게 된다.In general, in the reproduction operation of the VTR, in addition to the constant speed reproduction, there is a variable speed reproduction function. That is, as shown in FIG. 5, in the VTR in which the image head A and the image head B are alternately selected as the tape advances the head, the trajectory of the image head changes during shift playback. The head position generated by the rotation of the head drum is changed. The image head A and the image head B are alternately selected according to "low" and "high" as the (L) signal of FIG. The head output signal is output as shown in (a) of FIG. However, in the case of the VTR recording and reproducing the video tape, when the tape speed is not in a normal state, the trajectory of the playback video head is shifted, thereby reducing the playback output and generating noise on the screen.

즉, 정지화면 재생시에는 제7도와 같이 정지된 화면 재생상태에서 영상헤드 출력신호 파형제7도의 "ㄱ"파형)이 적은 부분은 정상적인 신호가 재현되지 못하고 노이즈 발생부분(제7도의 "ㄷ")이 나타나며, 재생신호(제7도의 "ㄷ"파형)의 수직동기 신호 재생도 불완전한 상태가 된다.That is, when the still picture is reproduced, the portion of the image head output signal waveform shown in FIG. 7 having a small "a" waveform in the still picture playback state as shown in FIG. 7 does not reproduce a normal signal and the noise generating portion ("c" in FIG. 7) Appears, and the vertical synchronization signal reproduction of the reproduction signal ("c" waveform in FIG. 7) is also in an incomplete state.

따라서, 정지화면의 재생시나 느린 화면의 재생시 기타서치(search)시에 노이즈바를 최소로 나타나도록 하기 위해 TV신호중에 수직 블랭킹 기간으로 노이즈가 존재하도록 제어하게되는데 이 경우 재생수직 동기는 노이즈에 의해서 정상적으로 재생되지 못하고 이러한 신호를 수신하는 TV수상기는 수직방향으로 동기되지 못하여 화면이 흐리거나 떨리게된다.Therefore, in order to minimize noise bars when playing still pictures or playing other pictures when playing slow pictures, the noise is controlled in the vertical blanking period in the TV signal. The TV receiver which does not play normally and receives such a signal may not be synchronized in the vertical direction, resulting in a blurry or jittery screen.

이러한 현상을 방지하기 위해 변속 재생시 비디오 신호중에 강제적인 수직동기 신호를 발생시켜 합성함으로서 TV수상기의 수직동기를 유지하게하며, 이러한 강제 동기신호 발생신호로는 제1도와 같은 회로 구성을 갖는다.In order to prevent such a phenomenon, the vertical synchronization of the TV receiver is maintained by generating and synthesizing a forced vertical synchronization signal in the video signal during shift reproduction, and the forced synchronization signal generation signal has a circuit configuration as shown in FIG.

제1도의 종래의 강제동기 신호 발생회로는 단 안정멀티 바이브레이(M.M)3개로 구성되고 또한 인버어터 IC 2개가 포함되었으며 회로의 각부(ㄱ)-(ㅁ)의 신호 파형은 제2도와 같다.The conventional forced synchronous signal generating circuit of FIG. 1 is composed of three single stable multi-vibrations (M.M), and includes two inverter ICs, and the signal waveforms of the parts (a)-(ㅁ) of the circuit are shown in FIG.

즉, 재생영상 헤드선택 신호 파형(ㄱ)은 멀티 바이브레이터(MM1)에 공급되고 또한 인버어터(IC1)를 통해 멀티 바이브레이터(MM2)에 공급된다.That is, the reproduced video head selection signal waveform a is supplied to the multivibrator MM 1 and also to the multivibrator MM 2 through the inverter IC 1 .

이 멀티 바이브레이터(MM1)(MM2)의 출력파형(ㄴ)(ㄷ)은 다이오드(D1)(D2)를 통해 인버이터(IC2)의 출력단의 합상파형(ㅌ)은 멀리 바이브레이터(MM3)에 공급되어, 그 출력파형(ㅁ)은 주기 T=K, R3C3를 갖는 신호로서, TR이 변속재생시 고레벨 신호가 트랜지스터(Q1)의 콜렉터에 인가되면, 그 에미터 출력단에 멀티 바이브레이(MM3)의 출력파형이 강제 동기 신호 출력으로 나타나게 된다.The output waveform b of the multivibrator MM 1 (MM 2 ) is the summation waveform of the output terminal of the inverter IC 2 through the diode D 1 (D 2 ). MM 3 ), and its output waveform ㅁ is a signal having a period T = K, R 3 C 3 , and when the TR is shifted and reproduced, when a high level signal is applied to the collector of the transistor Q 1 , the emitter The output waveform of the multivibration MM 3 is shown as a forced synchronization signal output at the output stage.

이러한 종래의 강제동기신호 발생회로는 단안정 멀티 바이브레이터의 사용에 따른 많은 개별부품이 소요도고, 따라서 생산원가가 높아지는 결점이 있었다.This conventional forced synchronous signal generation circuit has a drawback in that many individual parts are required according to the use of the monostable multivibrator, and thus the production cost is increased.

본 고안은 상기와 같은 종래의 단점을 해소하기 위해, 소요부품수가 적고 이에 따라 가격이 낮아지는 강제동기 신호 발생신호를 제공하게 위한 것으로 첨부된 도면에 따라 본 고안을 상세히 설명하면 다음과 같다.The present invention is intended to provide a forced synchronous signal generation signal that the number of parts required, and thus the price is low in order to solve the above disadvantages described above in detail with reference to the accompanying drawings as follows.

제3도는 본 고안에 따른 강제 동기신호 발생회로로서 재생영상헤드 선택신호(H, SW)출력단이 저항(R1)(R2) 다이오드(D1)(D2)와 콘덴서(C1)으로 구성된 R, C적분회로(1)의 입력단(ㄱ)에 연결된다.3 is a forced synchronization signal generating circuit according to the present invention, the output image head selection signal (H, SW) output terminal is a resistor (R 1 ) (R 2 ) diode (D 1 ) (D 2 ) and a capacitor (C 1 ) It is connected to the input terminal (a) of the configured R and C integrating circuit (1).

이 R, C적분회로의 출력단(ㄴ)은 콘덴서(C1)을 통해 접지되는 동시에 저항(R3)을 통해 에미터가 접지된 트랜지스터(Q1)의 베이스에 연결된다.The output terminal (b) of the R and C integrating circuit is grounded through a capacitor (C 1 ) and connected to the base of the transistor (Q 1 ) with the emitter grounded through a resistor (R 3 ).

저항(R3)와 트랜지스터(Q1)의 베이스 사이에는 일단이 접지에 연결된 저항(R4)가 접속되어있다.Between the base of the resistance (R 3) and a transistor (Q 1), there is once a resistance (R 4) connected to the earth connection.

이 트랜지스터(Q1)의 콜렉터 출력단(ㄷ)은 저항(R6)를 통해 트랜지스터(Q2)의 베이스에 연결되고, 이 트랜지스터(Q2)의 베이스에 연결되고, 이 트랜지스터(Q2)의 콜렉터(ㄷ)는 콘덴서(C3) 및 저항(R10)를 통하여 트랜지스터(Q)의 베이스에 연결된다.The collector output terminal (c) of this transistor (Q 1 ) is connected to the base of transistor (Q 2 ) via a resistor (R 6 ), to the base of this transistor (Q 2 ), and to the base of this transistor (Q 2 ). The collector C is connected to the base of the transistor Q through a capacitor C 3 and a resistor R 10 .

한편, 전원(+B)는 저항(R5)를 통하여 트랜지스터(Q1)의 콜렉터에 연결되고, 또 저항(R8)를 통해 트랜지스터(Q2)의 콜렉터에 연결되며, 또 저항(R9)을 통해 상기 콘덴서(C3)와 저항(R10)의 접속점(ㄹ)에 연결된다.On the other hand, the power supply + B is connected to the collector of the transistor Q 1 through the resistor R 5 , and to the collector of the transistor Q 2 through the resistor R 8 , and also to the resistor R 9. ) Is connected to the connection point (d) of the capacitor (C 3 ) and the resistor (R 10 ).

또한, 트랜지스터(Q2)의 콜렉터와 상기 콘덴서(C3)와 저항(R10)의 접속점(ㄹ)사이에는 콘덴서(C2)가 접속되어있다.The capacitor C 2 is connected between the collector of the transistor Q 2 and the connection point d of the capacitor C 3 and the resistor R 10 .

변속재생시 발생되는 고레벨 신호의 입력단(ㅁ)은 저항(R7)을 통하여 트랜지스터(Q3)의 콜렉터로 연결되고, 트랜지스터(Q3)의 에미터와 베이스 사이에는 저항(R11)이 접속되어 접지된다.The input terminal ㅁ of the high level signal generated during the shift reproduction is connected to the collector of the transistor Q 3 through the resistor R 7 , and a resistor R 11 is connected between the emitter and the base of the transistor Q 3 . Grounded.

이 트랜지스터(Q3)의 콜렉터는 강제동기 신호의 출력단(ㅂ)이된다.The collector of this transistor Q 3 becomes the output terminal of the forced synchronization signal.

이와같은 구성의 본 고안의 동작을 설명하면, 재생영상헤드 선택신호(H, SW)는 제4도에 나타낸 각부의 파형중(ㄱ)점의 신호 파형과 같고, 이 파형의 저레벨→고레벨, 고레벨→저레벨 변환점으로부터의 지연시간(T1)(T2)을 얻기 위하여 저항(R1)(R2) 다이오드(D1)(D2)와 콘덴서(C1)으로 구성된 R, C 적분회로(1)에 입력된다.When explaining the operation of the present invention having such a configuration, the playback video head selection signals H and SW are the same as the signal waveforms at points A of the waveforms shown in Fig. 4, and the low level to high level and high level of the waveforms are shown. → R and C integrating circuits composed of resistors (R 1 ) (R 2 ) diodes (D 1 ) (D 2 ) and capacitor (C 1 ) to obtain the delay time (T 1 ) (T 2 ) from the low-level transition point Is entered in 1).

이에따른 적분회로의 출력파형은 제4도의(ㄴ)에서와 같고, 지연시간(T1)(T2)는 각각 K, R2C1및 K, R1, C1로서 강제동기신호의 위치를 선정하기위한 것이며, 변속 재생모루드에 따라 달라지고 또한 저항(R1)(R2)에 의해 가변될 수 있다.The output waveform of the integrating circuit is as shown in (b) of FIG. 4, and the delay time (T 1 ) (T 2 ) is K, R 2 C 1 and K, R 1 , C 1 , respectively. It is for selecting the power supply, and depends on the variable speed regenerative mode and can be changed by the resistor R 1 (R 2 ).

지연시간(T1)(T2)의 지연시간을 갖는 적분회로의 출력파형신호(ㄴ)은 저항(R3)을 통해 트랜지스터(Q1)의 베이스에 인가된다.The output waveform signal b of the integrating circuit having a delay time T 1 (T 2 ) is applied to the base of the transistor Q 1 through the resistor R 3 .

이 트랜지스터(Q1)의 콜렉터 출력은 정형되고 지연시간(T1)(T2)에 대용한 구형파로서 제4도(ㄷ)과 같이 나타난다.The collector output of this transistor Q 1 is shaped and is represented as shown in FIG. 4C as a square wave substituted for the delay time T 1 (T 2 ).

여기서, 트랜지스터(Q1)의 콜렉터 출력신호의 고레벨→저레벨, 저레벨→고레벨 변화시에 각각 일정폭(T3)의 강제 동기신호를 발생해야 하므로 트랜지스터(Q1)의 출력은 콘덴서(C2) 및 저항(R6)를 통해 트랜지스터(Q2)에 인가된다.Here, the output of the transistor (Q 1), because of the high level of the collector output signal → low-level, low-level → need to generate a forced synchronization signal of each of a predetermined width (T 3) during the high-level shift transistor (Q 1) is a capacitor (C 2) And resistor Q 2 through resistor R 6 .

상기 회로에서 콘덴서(C2) 및 저항(R6)를 통해 트랜지스터(Q2)에 인가된다. 상기 회로에서 콘덴서(C2) 저항(R9) 그리고 콘덴서(C3) 저항(R9)은 전원(+B)에 대하여 미분동작을 행하여 그 출력은 제4도의 (ㄹ)에 나타내었다.In this circuit it is applied to transistor Q 2 via capacitor C 2 and resistor R 6 . In the circuit, the capacitor C 2 resistor R 9 and the capacitor C 3 resistor R 9 perform a differential operation on the power supply + B, and the output thereof is shown in (d) of FIG.

콘덴서(C2)(C3)를 거친 미분신호는 저항(R10)를 통하여 트랜지스터(Q3)의 베이스에 인가되고, 이 트랜지스터(Q3)의 출력은 콜렉터에 나타난다.The differential signal passing through the capacitors C 2 and C 3 is applied to the base of the transistor Q 3 through the resistor R 10 , and the output of this transistor Q 3 is shown to the collector.

즉, 트랜지스터(Q3)에 의해 미분신호는 폭(T3)만큼의 구형파로 정형 및 반전되어 콜렉터에 나타나게 되는데, 이때의 조건은 VTR의 변속 재생 동작시의 고레벨신호 (제4도의 (ㅁ)가 저항(R7)에 인가되어야만 제4도(ㅂ)와 같은 신호가 강제동기 신호로서 출력되어 진다.That is, the differential signal is shaped and inverted into a square wave of the width T 3 by the transistor Q 3 and appears on the collector. At this time, the condition is a high level signal in the shift regeneration operation of VTR ( Is applied to the resistor R 7 , the signal as shown in FIG. 4 is outputted as a forced synchronization signal.

다시말하면, 변속재생시의 고레벨 신호가 트랜지스터(Q3)의 출력단에 인가되지 않으면 강제동기 신호는 출력되지 않게된다.In other words, unless the high level signal at the time of reproduction is applied to the output terminal of the transistor Q 3 , the forced synchronization signal is not output.

따라서, 본 고안의 회로에 따르면 변속 재생시에 재생비디오 신호중에 강제적인 수직동기신호를 발생시켜 합성함으로서 TV수상기의 수직동기를 유지할 수 있게 되고, 간단한 회로 구성으로서 종래의 회로보다 소요 부품수가 적고 생산가가 저렴한 실용상의 이점이 있다.Therefore, according to the circuit of the present invention, it is possible to maintain the vertical synchronization of the TV receiver by generating and synthesizing a forced vertical synchronization signal in the reproduced video signal during shift reproduction. There is an inexpensive practical advantage.

Claims (1)

VTR의 강제동기 신호 발생회로에 있어서, 저항(R1)(R2), 다이오드(D1)(D2)와 콘덴서(C1)으로 구성된 적분회로(1)에 입력단에 헤드선택신호(H, SW)가 입력되어 지연시간(T1)(T2)을 갖는 적분신호(ㄴ)가 출력되고, 이 적분신호는 저항(R3)을 통해 트랜지스터(Q1)의 베이스에 인가 되여 그 콜렉터 출력단에서 구형파(ㄷ)로 정형되고, 이 트랜지스터(Q1)와 구형판 출력신호(ㄷ)는 콘덴서(C2) 및 저항(R6)를 통해 트랜지스터(Q2)에 인가되어 그 콜렉터에서 반전된 구형파(ㄷ')로 출력되고, 이반전된 구형파 출력신호(ㄷ')는 콘덴서(C2)(C3)와 저항(R9)으로 구성된 미분회로(2)에 인가되어 이 미분회로(2)의 출력신호(ㄹ)가 저항(R10)를 통하여 트랜지스터(Q3)의 베이스에 인가되고, VTR의 변속재생시 발생되는 고레벨 신호(ㅁ)가 저항(R7)을 통해 트랜지스터(Q3)의 콜렉터에 입력될때 이 트랜지스터(Q3)의 콜렉터 출력에서 미분회로(2)의 출력신호(ㄹ)의 변화시에 각각 일정폭(T3)를 갖는 강제동기 신호(ㅂ)가 출력되는 것을 특징으로 하는 VTR의 강제동기 신호 발생회로.In the forced synchronization signal generation circuit of the VTR, a head selection signal (H) at an input terminal of an integrated circuit (1) consisting of a resistor (R 1 ) (R 2 ), a diode (D 1 ) (D 2 ), and a capacitor (C 1 ). , SW is inputted to output an integrated signal b having a delay time T 1 (T 2 ), which is applied to the base of the transistor Q 1 via a resistor R 3 and its collector. The output is shaped into a square wave (c), and the transistor (Q 1 ) and the square plate output signal (c) are applied to the transistor (Q 2 ) through a capacitor (C 2 ) and a resistor (R 6 ) and inverted at the collector. And the inverted square wave output signal (c ') is applied to the differential circuit (2) consisting of a capacitor (C 2 ) (C 3 ) and a resistor (R 9 ), and the differential circuit ( The output signal (d) of 2) is applied to the base of the transistor Q 3 through the resistor R 10 , and the high level signal ㅁ generated during shift reproduction of the VTR is transmitted through the resistor R 7 . 3) Wherein a forced synchronization signal (f) each having a predetermined width (T 3) at the collector output of the transistor (Q 3) when the input to the collector at the time of change in the output signal (d) of the differential circuit (2) outputs Forced synchronization signal generation circuit of the VTR.
KR2019850009516U 1985-07-25 1985-07-25 Synchronizing signal generating circuit of vtr KR880004356Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850009516U KR880004356Y1 (en) 1985-07-25 1985-07-25 Synchronizing signal generating circuit of vtr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850009516U KR880004356Y1 (en) 1985-07-25 1985-07-25 Synchronizing signal generating circuit of vtr

Publications (2)

Publication Number Publication Date
KR870002814U KR870002814U (en) 1987-03-18
KR880004356Y1 true KR880004356Y1 (en) 1988-12-08

Family

ID=19244219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850009516U KR880004356Y1 (en) 1985-07-25 1985-07-25 Synchronizing signal generating circuit of vtr

Country Status (1)

Country Link
KR (1) KR880004356Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7409175B2 (en) 2005-02-07 2008-08-05 Samsung Electronics Co., Ltd. Image forming apparatus and image reading apparatus with locking unit for locking movable object

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7409175B2 (en) 2005-02-07 2008-08-05 Samsung Electronics Co., Ltd. Image forming apparatus and image reading apparatus with locking unit for locking movable object

Also Published As

Publication number Publication date
KR870002814U (en) 1987-03-18

Similar Documents

Publication Publication Date Title
US4668998A (en) Time base correction for VTR with variable tape speed
JPH0322759B2 (en)
KR880004356Y1 (en) Synchronizing signal generating circuit of vtr
JPH04271685A (en) Synchronous signal restoring circuit
US4675751A (en) Processing circuit for television sync signals produced from a recording medium for performing a non-interlaced display
GB2105900A (en) Video disc player
US4766506A (en) Processing circuit for television sync signals produced from a recording medium for preforming a non-interlaced display
EP0548936A2 (en) Magnetic recording/reproducing apparatus and magnetic recording medium
JPH0659091B2 (en) Sync signal generator
JPS6333408Y2 (en)
RU2100912C1 (en) Generator of compensating color signal on display
KR900009706Y1 (en) Alarm character record prevention circuit for video camera
KR930004034Y1 (en) Video(screen) jitter fixing circuit at converting velosity play for video tape recorder
KR870000121B1 (en) Forced synchronous producting circuit for low-speed reproduction of vtr
KR910004286B1 (en) Transmission recording and play back method of color television signal
JPS6324702Y2 (en)
KR880001322Y1 (en) Synchroniging signal generating circuit of a vtr
KR910001830Y1 (en) Color signal changing circuit of pal-m/disc vtr
KR910008981Y1 (en) Synchronizing signal generating circuit for vtr
JPH07114485B2 (en) Magnetic recording / reproducing device
KR830001583B1 (en) Forced Synchronization Generation Circuit in Slow Regeneration of VTR
KR850001845Y1 (en) Vertical saw type wave control circuit
JPH0134512B2 (en)
KR0165245B1 (en) Tv broadcasting format transformation apparatus
KR900008448Y1 (en) Synchronicing circuit for special reproducing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19951226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee