KR970007360B1 - 배터리 세이브 기능을 갖는 배터리 파워 공급된 통신 수신기 - Google Patents

Abstract

내용없음.

Description

[발명의 명칭]

배터리 세이브 기능을 갖는 배터리 파워 공급된 통신 수신기

[도면의 간단한 설명]

새롭게 여겨질 본 발명의 특징은 특히 첨부한 청구범위에 설명되어 있다. 본 발명의 또다른 목적 및 이점과 함께, 본 발명 그 자체는 첨부한 도면과 함께 취해진 이하 설명과 관련하여 가장 잘 이해될 수도 있으며, 다수 도면에서 동일한 참조 번호는 동일 요소에 사용되었다.

제 1 도는 수신기부로의 파워의 공급을 제어하는 배터리 세이버회로를 가진 종래 기술의 페이징 수신기의 전기 블럭도이다.

제 2 도는 수신기부로의 파워의 공급을 선택적으로 스위칭하는 본 발명의 페이징 수신기의 전기 블럭도이다.

제 3a 내지 3d 도는 본 발명의 수신기부로의 파워의 선택적 스위칭을 도시한 타이밍도이다.

제3e 내지 3g 도는 본 발명의 평균 전류 드레인 요건과 조애 기술을 비교하기 위해 사용된 타이밍도이다.

제 4 도는 본 발명의 마이크로컴퓨터 디코더의 전기 블럭도이다.

제 5a 내지 5e 도는 본 발명의 수신기부로의 파워의 공급을 선택적으로 스위칭시키기 위해 이용된 마이크로컴퓨터 디코더의 순서도이다.

[발명의 상세한 설명]

[발명의 배경]

[발명의 분야]

본 발명은 일반적으로 포터블 통신 수신기 분야에 관한 것으로서, 특히 선택적으로 스위칭된 수신기 배터리 세이버 기능을 갖는 포터블 통신 수신기에 관한 것이다.

[종래기술의 설명]

페이징 수신기(paging receiver)에 실시되고 있는 현재의 배터리 세이버 기술(battery saver art)에서는, 상기 페이징 수신기의 수신기 부분의 모든 구성 요소는 동시에 온,오프 스위칭된다. 이러한 기술이 제 1 도에 도시되고 있는데, 제 l 도는 통상의 종래 기술의 페이징 수신기의 전기 블록도이다. 제 1 도에 도시한 바와 같이, 상기 페이징 수신기의 수신기부분은 무선 주파수(RF)증폭기(114), 제1믹서(116) 및, 제1발진기(118)를포함하는 전단부 또는 그 변환부(112)로 구성되며, 상기 전단부(112)로의 파워의 공급은, 마이크로컴퓨터 디코더(122)의 제어 상태하에서 배터리로부터 상기 전단부(112)로 조절된 공급 전압을 선택적으로 공급하는 스위칭 전압 조정기(120)에 의해 제어된다. 상기 페이징 수선기의 상기 수신기 부분은 또한 제 2 믹서(126),제 2 발진기(128), 중간 주파수(IF)증폭기(130), 복조기(132) 및 오디오 리미터(134)로 구성된 후단부 또는 저(low)변환부(124)를 구성한다. 상기 제 2 믹서(126), 제 2 발진기(120, IF증폭기(130), 복조기(132) 및 오디오 리미터(134)로의 전력의 공급은 상기 마이크로컴퓨터 디코더(122)의 제어 상태하에서 상기 후단부에 선택적으로 전류를 공급하는 스위칭 가능한 전류원(136)에 의해 제어된다. 상기 종래 기술의 페이징 수신기에는, 상기 전단부(112) 및 후단부(124)양자는 배터리 세이빙 동작을 위해 상기 마이크로컴퓨터 디코더(122)에 의해 동시에 제어된다.

비록 상기 기술이 과거에 널리 공지되어 실시되어 왔다 하더라도, 공급된 온 주기(ON period)의 길이가 상기 수신기의 각 회로 구성요소의 최소 턴-온 시간보다 현저하게 길때에는 새로운 배터리 세이빙 수신기의 수신기 온 주기의 길이는 상기 수신기의 평균 전류 드레인을 계속 감소시킬 필요가 있기에 단축될 필요가 있다. 새로운 수신기 설계를 위한 수신기 온 주기의 길이는 여러 수신기 기능들의 최소 턴온 시간에 신속히 접근하는 것이다. 특히, 발진기 회로, 전압 조정기 회로 등의 최소 턴-온 시간에 신속히 접근하는 것이다. 지금까지의 보다 짧은 배터리 세이버 온주기로부터 얻어진 개량으로 현재 이용가능한 보다 경제적절감이 큰 배터리를 계속해서 제공할 필요가 있다. 이러한 연속의 배터리 세이빙 개량은 페이징 수신기의 수신기 부분으로 파워를 스위칭시키는 종래 기술로는 획득할 수 없다. 폐이징 수신기의 수신기 부분으로 파워를 스위칭시키기 위한 개선된 방법은 페이징 수신기의 평균 전류 드레인을 계속해서 감소할 필요가 있다.

[발명의 개요]

본 발명의 목적은 감소된 수신기 전류 드레인을 가진 배터리 베이싱장치를 제공하는 것이다.

본 발명의 또 다른 목적은 전류 드레인의 감소가 가능하도록 수신기 기능들로의 파워 공급을 선택적으로 제어하는 베터리 세이빙 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 코드 메모리에 기억된 타이밍 파아미터(timing parameter)들에 의해 제어되는 배터리 세이빙 장치를 제공하는 것이다. .

배터리 세이빙 장치는 코드화된 메시지 신호를 수신하기 앞서 소정의 시간 간격에서 배터리 파워 통신수신기의 각 수신기 기능부에 파워를 선택적으로 공급한다. 각 수신기 기능부에 전력이 선택적으로 공급되면, 각 수신기 기능부가 안정화되는데 필요한 만큼만 파워 공급되는 각 수신기 기능부로 코드화된 메시지신호의 수신이 가능하다. 수신기 기능부들을 유사한 턴-온 시간을 가진 그룹으로 그룹화하므로써, 상기 수신기에 파워의 선택적 공급을 제어하는데 필요한 제어 라인의 수가 최소화된다. 코드 플러그가 제공되어,각 수신기 기능부 또는 수신기 기능부의 그룹에 대한 소정의 시간 간격이 프로그래밍 되므로, 필요시 상이한 수신기 설계에 대한 것과 같이 턴-온 시간을 바꿀 수 있는 능력이 제공된다.

[양호한 실시예의 설명]

도면과 관련하여, 제 2 도 내지 제 5 도는 본 발명에서 사용된 바와 같은 페이징 수신기의 수신기로 파워의 선택적 공급을 제공하는 장치 및 방법을 도시한다. 제 2 도는 전단부 또는 제1변환부(212), 및 후단부 또는 제 2 변환부(224)를 포함하는 수신기부를 구비한 페이징 수신기를 도시한 전기 블록도이다. 제 2 도에 도시한 바와 같이, 페이징 수신기의 수신기부는 재생된 신호를 복조하고 정형화시키는 기능을 하는 회로 요소를 통해 RF(무선 주파수)반송파상에 전달된 정보 신호를 수신하는 기능을 하는 상기 회로 요소를 포함한다.

제 2 도에 있어서, 상기 RF반송파(캐리어)상에 전달된 정보는 안테나(도시되지 않음)에 의해 인터셉트 되어 상기 페이징 수신기의 그 변환부(212)의 입력, 특히, RF 증폭기(24)의 입력에 전달된다. 상기 RF증폭기는 수신된 정보 신호를 부스트하는데, 상기 부스트된 신호는 제 1 믹서(216)의 입력에 제공된다. 상기 제 1 믹서(216)의 제 2 입력은 제1발진기(218)에 의해 제공된다. 상기 제 1 믹서(216)는, 본 발명이 속하는 기술 분야에서 널리 공지된 방식으로, 상기 제 1 믹서(216)의 츨력에서 제1중간 주파수 신호 출력을 유도하기 위해 상기 수신된 정보 신호와 상기 제 1 발진기(28)의 출력을 혼합한다. 10.7MHz(메가헤르츠), 17.9MHz, 21.4MHz와 같은 제 1 중간 주파수 출력 신호들은 RF캐리어 신호의 주파수에 따라서 본 발명의 양호한 실시예에 이용가능하다.

상기 제 1 중간 주파수 신호 출력은 여파(필터)되어 상기 페이깅 수신기의 후미부(224), 특히 2믹서(226)의 입력에 연결된다. 상기 제 2 믹서(226)의 제 2 입력에는 제 2 발진기(228)에 의해 공급된다. 상기 제 2 믹서(226)는 본 발명이 속하는 기술 분야에서 공지된 방법으로, 제 2 중간 주파수 신호 출력을 제 2 믹서(216)의 출력에서 구동시키기 위해 제 1 중간 주파수 신호를 제 2 발진기(228)의 출력과 혼합한다. 상기 제 2 믹서(226)로부터의 제 2 중간 주파수 신호 출력은 제 2 중간 주파수(IF)증폭기(230)의 입력에 연결된다. 제 2 도에 도시된 바와 같이, 제 2 중간 IF 주파수는 455KHz(킬로헤르츠)이지만, 다른 제 2 중간 주파수도 이용 가능하다. 상기 제 2 중간 주파수 증폭기는 보조기(232)의 입력에 연결된 제 2 중간 주파수 신호를 부스트한다. 상기 복조기(232)는 공지된 방식으로 캐리어(반송파) 신호상에서 인코딩되고 변조된 신호를 표시하는 출력에서의 정보 신호를 도출한다. 수신부의 출력인 복조기(232)로부터 도출된 정보 신호는 오디오 입력과 데이타 리미터(234)에 연결되며, 복조된 정보 신호를 표시하는 디지탈 정보 스트림을 제공하기 위한 파형을 제공한다. 디지탈 정보의 스트림은 마이크로컴퓨터 디코더(222)에 제공되며, 디지탈 겅보의 수신된 스트림이 공지된 기술의 방법으로 상기 코드 플러그 어드레스 및 옵션 메모리(240)과 같은 코드 메모리 수단내에 기억된 어드레스 정보와 부합할때 디코더(222)는 복조된 정보 신호를 처리하며, 출력 경보기(242)의 입력에 연결된 경보 신호 출력을 제공한다. 코드 플러그(240)는 EEPROM(전기적으로 소거 가능한 프로그램 가능 판독 전용 메모리)와 같은프로그램 가능할 판독 전용 메모리이다. 상기 출력 경보기(242)는 정보가 수신된 페이징 수신기의 사용자에게 경보하기 위한 다수의 감지 가능한 경보 방법을 제공할 수 있다. 상기 감지 가능한 경보 방법은 스피커 또는 오디오 변환기(트랜스듀서)에 의해 도출된 청취 가능한 경보 신호, 바이브 레이터에 의해 전달된 감지가능한 경보 신호, 램프 또는 LED 와 같은 가시적인 경보기에 의해 전달된 가시적인 경보 신호와 같은 방법을 포함한다. 마이크로컴퓨터 디코더(222)에 연결되는 사용자 제어부(244)에 의해 상기 페이징 수신가 제어되는데, 마이크로컴퓨터는 사용자 제어부를 제어하여 페이징 수신기를 턴온 및 턴오프하고, 감지가능한 경보를 리세팅하고, LCD디스플레이(도시안됨)와 같이 사용자에게 연속적으로 표시키 위해 상기 페이징 수신기내에 기억될 때 수신된 정보를 재호출한다.

제 2 도에 도시된 바와 같이, 본 발명의 페이징 수신기는 상기 수신부중 다른 수신 기능부로의 선택 가능한 파워 공급을 제어한다. 상기 수신기 기능부는 단지 RF증폭기, 제 1 및 제 2 믹서, 제 1 및 제 2 발진기, 제 1 및 제 2 IF증폭기 및 복조기와 같은 기능부에 제한되지는 않는다. 상기 오디오 리미터에 의해 상기 디코더(222)에 연결되기 전에 검파된 신호의 파형을 정형한다. 이후 설명으로부터 명확한 바와 같이, 상기 페이징수신기의 수신기부의 각각의 수신기 기능부는 특정 턴온 시간을 가진다. 즉, 파워가 수신기 기능부에 공급될때 수신 기능부를 안정화하는데 필요한 시간을 가진다. 상기 수신기 기능부 각각으로의 파워 공급은 마이크로컴퓨터 디코더(222)에 의해 본 발명의 양호한 실시예에서 선택적으로 제어되는데, 전용 하드웨어 디코더/제어기가 동일 기능을 수행하도록 설계될 수 있다. 특히, 마이크로컴퓨터 디코더(222)는 제 1 발진기(218)와 제 2 발진기(228)에 파워를 선택적으로 공급하기 위한 제 1 수단을 제공하는 스위칭 전압 조정기(220)에 연결된다. 마이크로컴퓨터(222)는 또한 RF증폭기(214), 제 1 믹서(216) 및 제 2 믹서(226)에 파워를 제공하는 전류원(236), 제 2 중간 주파수 증폭기(230) 및 복조기(232)에 선택적으로 파워를 공급하기 위한 제 2 수단을 제공하는 스위칭 전압 조정기(238)에 연결된다. 마이크로컴퓨터(222)는 또한 오디오 리미터(234)로의 파워 공급을 제어하기 위해 오디오 리미터(234)에 연결되어 있다. 다른 수신기능부로의 파워 공급의 선택적 제어는제 3 도에 자세히 기술되어 있다.

본 발명의 페이징 수신기의 수신부의 여러 수신기 기능부로의 파워를 선택적으로 공급하므로서 도출된 이점을 이해하기 위해, 아래 표 1에 의해 본 발명의 양호한 실시예에서 이용되는 바와 같은 통상의 이중변환(dual conversion)FM수신기에 대한 수신기 기능부 각각에 대한 통상의 전류 드레인 및 턴온, 또는 안정화 시간을 확인할 수 있다. 페이징 수신기의 수신기부에 대한 선택적 배터리 세이빙 방법을 활용하므로서 얻어진 관련 개선점은 아래에 상세히 기술되어 있다.

표 1에 도시된 바와 같이, 상기 페이징 수신기의 수신기부의 상이한 수신기 기능부 각각은 일단 파워가 수신기 기능부 각각에 공급된 다음, 다른 전류 드레인과 턴온 시간을 가진다. 제 1 및 제 2 발진기와 같은 수신기 기능부는 파워가 공급된 후, 그리고 다른 수신기 기능부와 비교하여 신뢰성 있는 데이타 처리가 달성되기 전에 거의 긴 턴 온 시간을 필요로 한다. 긴 턴온 또는 안정화 시간을 필요로 하는 수신기 기능부는 통상적으로 제 1 및 제 2 발진기 기능부와 같이 Q가 하이이다. 데이타 리미터와 같은 긴 시정수를 이용하는 회로들 또한 턴 온, 또는 안정화 시간을 필요로 한다. RF증폭기, 재 1 및 제 2 믹서, IF증폭기 및 복조기와 같은 대부분의 다른 수신 기능부들은 전원이 공급된 후 수신 기능부가 안정화되는 동안 단지 비교적 짧은시간 간격을 필요로 한다. 수신기 기능부 안정화를 위한 시간간격, 즉, 저속의 스타트업 수신기 기능부의10msec와, 고속의 스타트업 수신기 기능부의 1msec가 단지 예로서 제공되었다. 실제적인 스타트업 시간은각 수신기 기능부의 특수한 설계의 기능이고, 각 수신기 기능부의 제조시 이용되는 공급 전압, 온도 및 성분 변화와 같은 회로 파라미터로 변경될 수 있다. 각 수신기 기능부의 신뢰할만한 스타트 업을 제공하기 위해 필요로 하는 시간 간격은 두 수신기 기능부의 설계시 결정된다. 표 1에 표시된 시간 간격은 각기 특정한 수신기 기능부에 파워를 공급하기 위한 적어도 제1 및 제2설정된 시간간격을 한정한다. 신뢰할만한 동작을 위해서는, 규정된 턴온 시간이 각 수신기 기능부의 긴 시간 동작을 위해 공급 전압, 온도 및 구성요소들의 변화를 고려하여 적어도 2회 측정된 값이다. 각 수신기 기능부의 특정한 전류 드레인 요건과, 페이징 수신기의 수신기 부분에서 이용되는 수신기 기능부의 수와 각 수신기 기능부를 안정화시키는데 필요한 시간은 페이징 수신기가 동작되는 신호 전송 프로토콜 및 페이징 수신기의 수신기부 설계 함수이다.

제 3a 도와 관련하여 정보의 전송을 위해 공통적으로 사용된 신호전송 포맷들중 하나로 전송되는 코드신호(300)를 도시한다. 도시한 코드신호(300)는 단지 일례로 도시된 공지의 POCASG신호 전송 포맷으로 전송된 코드 신호의 바로 그것이다. 다른 수신기 기능부로의 파워 공급의 선택적인 제어 또한 다른 신호 전송 포맷으로 이용 가능하다. POCASG신호 포맷에서 배치(batch)라 불리우는 신호 코드(300)는 본 발명이 속하는 기술 분야에서 공지된 방법에 따라 데이타의 프레임 동기화를 제공하는 32비트 동기 코드워드, 또는 등기 코드(302)로 이루어진다. 8정보, 또는 메시지 그룹, 그룹 1-그룹 8은 각 시스템에서 동작하는 페이징 수신기에 어드레스 및 메시지 정보의 송신을 의해 제공된다. POCSAG신호 전송 포맷에서 각 그룹은 32비트 BCH어드레스 코드워드, 또는 32비트 BCH데이타 코드워드로 이루어진 프레임(304)으로 구성된다. 동작시, 시스템내에서 동작하는 각 페이징 수신기는 8그룹인 그룹 1 내지 그룹 8중 하나에 지정됨으로써, POCSAG신호 전송 포맷에 대해 공지된 기본적인 배터리 세이브 기능을 제공한다.

제 3b 도에 있어서, 시스템내에서 동작하는 각 수신기는 인에이블(enable)된다. 즉, 파워는 동기 코드 우워드(302)의 디코딩 윈도우(306)동안과, 어드레스 및 메시지 코드워드이 디코딩 윈도우(308)동안, 페이징 수신기의 수신기부에 공급된다. 제 3b 도에 도시된 바와 같이, 페이징 수신기는 배터리 세이빙 그룹 4에 지정된다. 제 3b 도는 도시된 바와 같이, 동기 코드 워드의 디코딩 윈도우는 2개의 디코딩 윈도우 부분인 제 1 소정의 8비트 윈도우 부분(310)과, 제2소정의 24비트 윈도우 부분(312)으로 이루어진다. 동기 코드워드의 다중디코딩 윈도우에 대해서는 본 발명의 양수인에게 양도되고 여기에서 참고로 결합된 ''Power conservationMethod and Apparatus for a portion of a predetermined Signal''이라고 명명된 Davis의 1991.2.19일자로 출원 허여된 미국 특허 제 4,995,099 호에 설명되어 있다. 종래 기술의 유지 방법과 달리, 동기 유지는 동기코드워드(310)의 제 1의 8비트 부분을 우선 상관시킴으로써 제공되고, 동기 코드워드의 제1 부분이 검촐되지않을때 동기 코드워드의 제 2의 24비트 부분을 부가적으로 상관시킴으로써, 동기 유지된다. 그러나, 동기 코드워드는 제 1 부분동안 상호 관련되고, 수신기로의 파워 공급은 증대된 배터리 수명을 제공하기 위해 중지된다. 1200보오(baud)POCSAG시스템에서 각 데이타 비트는 0.83mSec의 지속기간이고, 결과적으로 상술한 바와 같이 동기 유지는 종래 기술의 26.67mSec와 비교되는 POCSAG배치당 평균 6.67mSec를 필요로 한다. 본 발명의 양수인에게 양수되고 여기에서 참고로 결합된 ''Power Conservation Method end Apparatus for a Portion of a Synchronous Information Signal''이라고 명명된 DeLuca의 1991년 2월 26일자로 특허 허여된 미국 특허 제 4,996,526 호에 설명되는 바와 같이, 어드레스 디코딩은 어드레스 코드워드(314)의 제 1의 8비트 부분을 우선 상호 관련시켜 제공되고, 그후 어드레스 코드워드의 제1부분이 검출될 때 어드레스 코드워드의 제 2 부분을 부가적으로 상관시킴으로써 어드레스 디코딩된다. 어드레스 코드워드가 제 1 부분 동안 상호관련되지 않으면, 수신기로의 파워 공급은 중지되고, 배터리 수명의 향상을 가져온다. 다시, 1200보오POCSAG 시스템에서, 각 데이터 비트가 0.83mSec동안 지속되므로 페이징 수신기를 지정하지 않는 어드레스 코드워드의 검출은 종래 기술의 26.67mSec와 비교하여 배치당 지정된 POCSAG 프레임당 평균6.67msec를 필요로 한다.

하기 표Ⅱ는 본 발명의 양호한 실시예로 제공된 시간 절약과 일례로서 1200보오 POCSAG신호 전송 포맷을 이용한 종래 기술의 배터리 세이브 방법의 시간 절약을 비교한다.

고속 수신기 기능부를 턴온하는데 필요한 시간은 시간 간격(T1)(3l6)으로서 제 3c 도에 도시되고, 그것은본 발명의 양호한 실시예에서 종래 기술에서의 36.67mSec와 비교되는 7.67mSec(320)의 총 동기 유지 시간을 제공하며, 1mSec와 같은 소정의 시간 간격이다.

저속 수신기 기능부를 턴온하는데 필요한 시간이 본 발명의 양호한 실시예에서 종래 기술에서의 36.67mSec와 비교되는 16.67mSec(322)의 총 동기 유지 시간을 제공하고, 10mSec와 같은 소정의 시간 간격인 시간 간격(T2)(318)으로서 제 3d 도에 도시된다.

각 수신기 기능부로 파워를 선택적으로 공급하므로써 얻어질 수 있는 배터리 수명의 향상을 인식하기 위해, Davis의 동기 유지 방법에서 소비된 에너지에 대해 종래의 방법에서 소비되는 에너지의 비교는 제 3e 도에 도시되고, DeLuca의 어드레스 디코딩 방법은 제 3f 도에 도시되고, 본 발명의 방법의 어드레스 디코딩방법은 제 3g 도에 도시된다.

제 3e 도에 도시한 바와 같이, 수신기부에는 321비트 동기 코드워드(326)을 수신하기에 앞서 12비트 시간대(324)(10msec 1200보오)동안 파워가 공급된다. 수신기부에서는 2개의 32비트 어드레스 또는 메시지 코드워드(330)를 수신하기 전 12비트 시간대(328)동안 2회 파워가 공급된다. 표 I 에 도시된 바와 같이 수신기기능부가 아닌 데이타 리미터를 포함하는 전체 수신기부의 전류 드레인을 2100μA(마이크로-암페어)라고하면, 종래 기술의 배터리 세이빙 방법을 이용하는 수신기에 의해 POCSAG 배치상에서 소모된 평균 전류드레인은 다음과 같다.

평균 전류 드레인=[2×(12비트)+3×(32비트)]×2100μA(17프레 임)

×(32bit)= 22% × 2100 μ A= 462 μ A

여기서 POCSAG신호 전송 포맷은 총 17개의 32비트 프레임(17프레임×32비트), 즉 동기 코드워드에 대해 하나의 32비트 프레임과, 어드레스 및 메시지 코드워드에 대해 16개의 32비트 프레임을 제공하고, 수신기에는 동기 코드워드 및 할당된 그룹 검출에 앞서 12비트가 적어도 2회 먼저 공급되고(2×12비트), 수신기는 코드워드 및 어드레스 검출 동안 3개의 풀프레임(full frame)상태로 남아 있다(3×32비트), 종래 기술의 배터리 세이빙 방법을 이용하는 수신기는 462μAmps의 평균 수신기부 전류 드레인에 대한 전력을 소모하여 턴온된 시간의 평균 22퍼센트를 소비한다.

이와 대조적으로, 제 3f 도에 도시된 배터리 세이빙 방법은 다음과 같이 실현된다.

평균 전류 드레인=[3×(12비트)+3×(8비트)]×2100μA 544비트= 11% × 2100 μ A=231μ A

여기서 수신기는 3개의 12비트 시간대에 이르러 단지 8비트 시간대 동안 유지한다(어드레스의 동기 유지 및 비검출). 어드레스 검출은 평균 전류 드레인수를 증가시킨다.

평균 전류 드레인의 2배 증가는 Davis 및 DeLuca의 배터리 세이빙 방법을 실현하여 이루어진다. 또 다른 비교로써 제 3g 도에 도시된 본 발명의 배터리 세이빙 방법은 다음과 같이 실현된다.

평균전류드레인=[3×(10비트)×(650μA)+3×(2비트)×(2100μA)+3×(8비트)×(2100μA)/(544비트)=152μA

여기에서 30비트 시간대에서는 저 속의 턴온 수신기 기능부를 엑티브 상태로 하는데 쓰이고(3×10비트), 6비트 시간대에서는 로우 및 하이의 턴온 수신기를 엑티브 상태로 하는데 쓰이고(3×2비트), 24비트 시간대는 동기 유지 및 어드레스 검출 동안 사용된다(3×8비트). 도시된 바와 같이, 본 발명의 배터리 세이빙 방법은 종래 기술의 배터리 세이빙 방법과 비교하여 전류 드레인의 평균 33퍼센트만을 이용하므로써 3배가 개선된다.

평균 전류 드레인 세이빙의 예는 10밀리초의 저속 기능부 턴온 시간 및 약 1밀리초의 고속 기능부 턴온시간에 대해서 계산된 것이다. 발생된 실제 세이빙은 어떤 특정한 수신기 설계 접근 방식에서 직면한 실제턴온 시간에 의해 결정될 수 있다.

제 4 도는 페이징 수신기(paging receiver)의 수신부의 각각의 수신기 기능부로 파워를 선택적으로 공급하는 본 발명의 양호한 실시예의 마이크로컴퓨터 디코더의 전기적 블럭도이다. 본 발명의 마이크로컴퓨터(400)는 모토로라사에 의해 제조된 MC68HC05 마이크로컴퓨터를 사용하여 양호하게 구현된다. 다음의 설명으로부터 다른 마이크로컴퓨터 또한 동일 기능을 제공하도록 실현될 수 있음을 이해할 것이다. 상술된 바와 같이, 마이크로컴퓨터(400)는 주기적으로 전송된 동기 코드워드 또는 신호와, 어드레스 및 메시지 코드워드 또는 신호를 포함하는 코딩된 메시지 신호를 디코딩하기 위한 디코더로서 기능을 하고, 코딩된 메시지 신호는 페이징 수신기의 수신부에 의해 수신되고, 입/출력(I/O)포트(402)를 통해 마이크로컴퓨터의 리미트된 오디오 입력(404)에 결합된다. 마이크로컴퓨터(400)는 또한 어드레스 및 메시지 정보를 디코딩하기 위한 디코더의 타이밍을 동기시키기 위한 동기 수단으로서 그 기능을 한다. 디코딩 및 일반적 배터리 세이빙을 위한 컴퓨터의 운용은 본 발명의 양수인에게 양도되고, 여기에서 참조로 결합된 ''Universal Paging Device With Power conservation"라고 명명된 Davis 등에 의한 1985년 5월 21일자 특허 허여된 미국 특허 제 4,518,961 호에 서술되어 있다. 이 마이크로컴퓨터 코드 플러그 입력(406)을 경유하여 I/O 포트(402)를 통해 코드 플러그에 결합한다. 코드 플러그는 각 수신기를 지정하는 어드레스 정보, 페이징 수신기의 동작 특성을 규정하는 정보 및 본 발명의 양호한 실시예에서 저속 및 고속의 수신기 회로턴온 타임을 규정하는 소정의 타이밍 정보를 저장한다. 저속 및 고속 수신기 회로 턴온 타임은 페이징 수신기의 설계 및 제조간 결정되고, 턴온 타임이 코드 플러그로 프로그램되므로, 턴온 타임이 초기에 한정된 후 일어나는 각각의 수신기 기능부의 턴온시 변화를 보상할 필요가 있다면, 나중에 변경가능하다. 사용자 제어는 사용자 제어 입력(408)을 경유하여 I/O(402)를 통해 마이크로컴퓨터에 결합한다. 사용자 제어는 정보를 리셋팅하고, 저장된 메시지 및 다른 공지된 제어 특징을 재호출하여 판독하는 것 같은 그러한 사용자 제어 기능을 제공한다. 발진기(410)는 중앙처리장치(CPU)(412)의 운용을 위한 타이밍 기준을 제공하고, 중앙 처리 장치는 페이징수신기의 동작을 제어하는 루틴을 실행하고, 판독 전용 메모리(ROM)(414)에 저장된다. 기재된 바와 같은 ROM(414)은 어드레스 디코딩, 메시지 저장 및 재호출과 같은 그러한 페이징 수신기 기능을 제어하는 루틴 및 본 발명의 배터리 세이빙 장치의 배터리 세이빙 루틴을 저장한다. 랜덤 액세스 메모리(RAM)(416)은 다양한 페이징 수신기 제어 서브 루틴의 실행시 이용되는 변수들을 저장한다. RAM(416)은 수신된 메시지를 저장하기 위해 사용되고, 대량의 메시지가 수신되는 경우에 부가의 외부 RAM(도시되지 않음)이 설치될 수 있다, 발진기(410)에 연결된 카운터/타이머(418)는 페이징 수신기 기능을 제어하기 위해 사용된 타이밍신호를 발생한다. 타이밍 신호는 디코딩 및 배터리 세이버 동작을 제어하기 의해 수신된 메시지 신호와 동기되고, 카운터/타이머(418)에 의해 발생된다. 마이크로컴퓨터의 각 요소는 어드레스, 4데이타 및 제어 버스(420)를 통해 연결되고, 제어 버스는 각 요소간 통신 및 I/O포트(402)를 통해 마이크로컴퓨터의 외부와의통신을 가능하게 한다. 특정 페이징 수신기를 지정하는 어드레스가 수신된 후에 마이크로컴퓨터(400)는 경보기 출력(422)에서 경보기 제어 및 경보기 출력 신호를 발생한다. 마이크로컴퓨터(400)는 또한 I/O포트(424,426 및 428)을 통해 배터리 세이버 동작을 제어하는 배터리 세이빙 수단으로서 동작한다. 본 발명의 양호한 실시예에서 배터리 세이버 1출력(424)은 저속 수신기 기능부로의 파워 공급을 선택적으로 제어하기위해 이용되고, 배터리 세이버 2출력(426)은 고속 수신기 기능부로의 파워 공급을 선택적으로 제어하기 위해 이용되고, 배터리 세이버 3출력(428)은 데이타 리미터 수신기 기능부로의 파워 공급을 선택적으로 제어하기 위해 이용된다. 세개의 배터리 세이브 제어 출력이 도시되고 기술되었지만, 어떤 수의 배터리 세이브제어 출력이 소정수의 선택된 수신기 기능부로의 파워 공급을 선택적으로 제어하도록 제공될 수 있다.

제 5a 내지 제 5e 도를 참조하여 본 발명에 따른 배터리 세이브 장치를 상세히 설명하기로 한다. 상기 도면은 본 발명의 선택적인 파워 제어 배터리 세이브 방법의 플로우챠트이다. 제 5a 내지 제 5e 도와 관련한 설명은 일례로 제공된 POCSAG 신호 전송과 본 발명에 따른 배터리 세이브 방법을 구체화하는 다른 POCSAG 신호 전송 포맷과 관련해서 행해지고, 특히 제 5c 도와 관련해서 상세히 행해진다. 제 5a 도에 도시한 바와 같이, 단계(500)에서 페이징 수신기에 파워가 턴온된 후 단계(502)에서 마이크로컴퓨터는 초기화된다. 각 수신기 기능부 또는 수신기 기능부에 그룹에 대한 턴온 정보의 코드 플러그 메모리로부터의 재호출이 초기화 과정에 포함되어 있다. 프레임 카운트가 단계(504)에서 동기 코드워드 프레임을 가르키는 0으로 초기화된다. 단계(500)에서 파워가 국부 발진기와 데이타 리미터 기능부에 공급되고, 그후 전술한 바와 같이 갑자기 단계(508)에서 파워가 다른 수신기 기능부로 공급된다. POCSAG 신호가 채널상에 존재할 때 검출할 층분한 시간 간격을 제공하도록 배터리 세이브 카운터가 95로 세트된다. POCSAG신호가 채널상에서 검출될 때 마이크로컴퓨터 디코더는 우선 단계(512)에서 비트 동기화를 이루려고 한다. 단계(512)에서 비트동기화가 이루어지지 않았을 때 마이크로컴퓨터 디코더는 단계(514)에서 배터리 세이브 카운터가 0으로 카운트되었는지를 체크한다. 단계(514)에서 비트 동기화가 이루어지지 않았음을 표시하는 배터리 세이브 카운터가 0으로 카운트했을때 마이크로컴퓨터 디코더는 단계(516)에서 수신기 기능부로의 파워 공급을 일시 중단한다. 단계(518)에서 배터리 세이브 카운트가 555로 리세트되고, 단계(520)에서 카운트가 다서 0으로 카운트된 후 마이크로 컴퓨터에 의해 다시 단계(506)에서 파워가 국부 발진기와 데이타 리미타 기능부에 공급된다. 단계(508)에서 파워는 다시 다른 수신기 기능부로 공급된다. 단계(506)에서 배터리 세이브 카운터가 다시 95로 리세트되고, 마이크로컴퓨터 디코더는 단계(512)에서 비트 동기화를 시도한다. 단계(512)에서 비트 동기화가 이루어질 때 마이크로컴퓨터 디코더는 단계(621)에서 배터리 세이버 카운터를 575로 세트하고, 단계(522)에서 동기 코드워드의 검출을 시작한다. 단계(522)에서 동기 코드워드가 검출되지 않을 때, 마이크로컴퓨터 디코더는 배터리 세이버 카운터가 단계(523)에서 0인지를 체크한다. 단계(523)에서 배터리 세이브카운터가 0일 때 마이크로컴퓨터 디코더는 다시 단계(516)에서 수신기로의 파워 공급을 일시 중지한다. 그런 다음에 상술한 바와 같이 단계(518 내지 522)가 반복된다. 동기 코드워드 획득 모드에서, 완전한 코드워드가 검출되어야 한다. 단계(522)에서 완전한 동기화 코드워드가 검출될 때, 마이크로컴퓨터는 단계(524)에서 프레임 카운터를 증가시켜 다옴의 디코딩 간격을 지시한다. 제 5b 도로 가서, 마이크로컴퓨터는 다음 프래임이 단계(526)에서 페이징 수신기에 할당되는지를 체크한다. 폐이징 리시버가 다음 프레임에 할당될 때 마이크로컴퓨터는 단계(528)에서 모든 수신기 기능부로의 파워 공급을 유지한다. 다음 프레임이 단계(526)에서 페이징 리시버에 할당되지 않을 때 마이크로컴퓨터는 단계(530)에서 모든 수신기 기능부로의 파워 공급을 일시 중지한다. 단계(532)에서 비트 카운터는 31로 세트되고, 단계(534)에서 0의 카운트로 감소하고 이것은 POCSAG 어드레스 또는 데이타 워드의 길이에 해당한다. 비트 카운터는 다시 단계(536)에서 31로 세트된다. 단계(538)에서 프레임 카운터는 다음 프레임을 지시하도록 하나썩 증가된다. 다음 프레임(이 예에서는 프레임 2)이 페이징 수신기에 할당되면, 페이징 수신기가 단계(540)에서 다음 프레임으로 할당되지 않을 때, 마이크로컴퓨터는 단계(542)에서 파워 공급 서브 루틴으로 들어가거나, 단계(542)에서, 파워 공급 서브 루틴이 종결될 때, 마이크로컴퓨터는 단계(544)에서 현재 프레임의 결점을 지시하는 비트 카운터가 0으로 감소했는지를 체크한다. 제 5b 도의 플로우챠트는 페이징 수신기에 특별하게 할당되지 않은 각각의 프레임에 대해 반복될 것이다.

제 5c 도로 이동하여, 파워 공급 서브 루틴이 제 5b 도의 단계(542)에서 호출될 때 마이크로컴퓨터는 단계(546)에서 서브 루틴으로 들어간다. 제 5c 도의 예에서, 비트 카운터가 단계(548)에서 11의 카운트로 감소될때 단계(550)에서 파워는 국부 발진기와 데이타 리미터로 공급된다. 비트 카운터가 단계(552)에서 카운트 1로 감소했을 때 마이크로컴퓨터가 제 5b 도의 단계(556-542)에서 복귀한 후에 파워는 전술한 바와 같이 단계(554)에서 다른 수신기 기능부로 공급된다. 단계(548)에서 표시된 비트 카운트는 다음 프래임의 시작전에 11비트 시간대에 의한 것으로 10밀리초의 주기에 해당하는 1200보오 POCSAG 신호 전송 포맷에 대한 것이다. 다음 프레임의 시작전에 10밀리초에서 저속 수신기 회로를 턴온하기 위해, 저속 수신기 회로로의 파워는 0+12비트 시간대 또는 비트 카운트 11에서 턴온되어야 한다. 이와는 달리 1밀리초에서 고속 수신기기능부를 턴온하기 위해 비트 카운트는 1로 세트되고 이것은 다음 프레임의 시작전에 두개 비트 카운트에 해당하거나 다음 프레임전의 1.67msec의 주기에 해당한다. 부분적인 비트 시간대를 제공하려고 카운터에서 상세 분석이 제공되고 그렇게 수행된 비트 시간대가 1밀리초에 도달할 때 또는 어떤 시간 간격이 다음 프래임의 시작전에 설정되어 선택된 수신기 기능부에 파워를 턴온하게 한다. 코드 플러그를 재프로그램하여필요한 수신기 기능부 턴온 시간을 제공하도록 턴온 시간 또는 용이하게 변화될 수 있다. 다음 프레임의시작전에 두 개의 소정 시간 간격에서 두 개의 수신기 기능부를 턴온하는 파워 공급 시퀀스 루틴 동안에,어느 스타트업 시간이 실제로 개개의 또는 그룹의 수신기 스타트업 수를 제어하도록 프로그램되고 그리하여 기능부가 요구하는 신호의 수신이 이루어지도록 턴온될때까지 어떤 수신기 기능부를 턴온하지 않음으로써 파워를 세이브한다.

제 5d 도로 이동하여, 단계(558)에서 비트 카운터는 다시 31로 세트된다. 단계(560)에서 마이크로컴퓨터 디코더는 8개 비트를 받아서 수신된 어드레스가 페이징 수신기를 위해 지정된 어드레스인지를 결정하도록 상기 비트를 상관한다. 제1의 8비트가 코드 플러그에 기억된 표시된 어드레스와 매칭될 때 또는 코드 플러그에 기억된 지정 어드레스와 매칭하는데 있어 소정의 에러수보다 더 작을 때 마이크로컴퓨터 디코더는 단계(526)에서 24비트의 밸런스를 맞추기 시작한다. 어드레스 제2부분의 상관 관계에서 단계(562)에서 수신된 어드레스와 매칭되는지 결정되고 단계(546)에서 디코더는 변경 루틴에 들어가서 단계(566)에서 다음 프레임의 메시지 코드 워드 또는 제2어드레스를 수신하여 모든 수신기 기능부로 전원 공급을 계속하여 유지한다.변경 기능부를 제공하는데 필요한 루틴은 공지되어 있어 더 이상 기술하지 않을 것이다.

수신된 어드레스의 제1의 8비트가 제 5d 도의 단계(560)에서 페이징 수신기의 지정 어드레스와 상관이 없을 때 단계(568)에서 모든 수신기 기능부로의 파워 공급은 일시 정지된다. 그 다음에 단계(570)에서 다음 프레임의 제2어드레스 또는 메시지코드워드의 수신을 예상하고 파워 공급 시퀀스 루틴으로 들어간다. 단계(574)에서 비트 카운터가 0으로 감소된 후 비트 카운터는 단계(572)에서 다시 31로 세트된다.

수신되고 있는 어드레스가 페이징 수신기에 지정된 어드레스인지를 판단하기 위해 마이크로컴퓨터 디코더는 다음에 단계(576)에서 8비트를 접수하여 코트 플러그에 기억된 지정 어드레스 비트와 부합하거나 코드 플러그에 기억된 지정 어드레스와 부합하는데 있어 소정의 에러 보다 작을 때, 마이크로컴퓨터 디코더는 단계(578)에서 24비트의 밸런스 상관관계를 고려하기 시작한다. 어드레스의 제2부분의 상관 관계 사이에서 단계(578)에서, 수신 어드레스가 페이징 수신기에 지정된 어드레스와 부합할 때, 디코더는 단계(580)에서 경보 루틴(alerting routine)으로 들어간다. 프레임 카운터는 단계(582)에서 1씩 증대되어 프레임 카운터가 단계(584)에서 16인지를 판단하기 위해 체크된다. 단계(584)에서 프레임 카운터가 16이 아니면, 다음 프레임은 지정된 프레임이 아니며, 마이크로컴퓨터 단계(526 내지 544)에서 시작하는 널 프레임 루틴(null frameroutine)으로 복귀한다. 단계(584)에서, 다음 수신 정보가 동기 코드워드임을 표시하는, 프레임 카운트가 16이면, 단계(586)에서 파워는 모든 수신기 기능부에서 유지된다.

제 5d 도의 단계(576)에서 수신된 정보의 제 1의 8비트가 페이징 수신기에 지정된 어드레스와 상관이 없을때, 모든 수신기 기능부로의 파워 공급은 단계(588)에서 일시 중단된다. 프레임 카운터는 단계(590)에서 1씩 증가하며, 다시 (592)단계에서 프레임 카운트가 언제 16인지를 판단하기 위해 프레임 카운트가 체크된다. 프레임 카운트가 단계(592)에서 16이 아니면, 다음 프레임은 할당된 프레임이 아니며 마이크로컴퓨터는 단계(526 내지 544)에서 시작하는 널 프레임 루틴으로 복귀한다. 단계(592)에서, 차기 수신 정보가 동기 코드워드임을 표시하는, 프레임이 1601면, 단계(594)에서 동기 코드워드의 수신을 위해 수신기 기능부를 준비하는, 파워 공급 서브 루틴(power up subroutine)이 시작된다. 비트 카운터 카운트가 단계(596)에서 0으로 감소되면, 마이크로컴퓨터 제 5e 도의 단계(598)에서 동기 유지 루틴으로 들어간다.

흐름도 제 5d가 수신 어드레스 검출과 관련하여 배터리 세이브 동작 및 디코딩 기능부를 기술한 반면, 여기에 묘사된 배터리 세이버 동작은 대표적인 POCSAG 신호 전송 포맷에서와 같이 메시지 코드워드의 수신에 적용된다. 수신되고 있는 메시지가 단일 프레임보다 길 경우, 파워는 종래의 POCSAG전송에서와 같이 완료 메시지가 수신될때까지 수신기로 유지된다.

제 5e 도로 옮겨서, 비트 카운트는 단계(598)에서 0으로 리셋된다. 프레임 카운터가 단계(600)에서 0으로 리셋된 후, 수신 동기 코드워드의 제1의 8비트는 단계(602)에서 상호 관련지워진다. 동기 코드 워드의 제1의 8비트가 실제 동기 코드 워드와 부합(match)하거나, 또는 실제 동기 코드에 대해 소정 에러 수 이상을 포함할 때, 디코더는 단계(604)에서 수신 동기 코드 워드의 24비트의 밸런스의 상호 연관 관계를 계속 유지한다. 동기 코드 워드가 단계(604)에서 검출되지 않으면, 마이크로컴퓨터는 단계(606)에서 이것이 첫번째 오류인지 여부를 점검한다. 이것은 오류의 제1수신 동기 코드워드가 아니라면, 이것은 페이징 수신기가 송신기 범위외에 있거나 상이한 신호 전송 포맷의 데이타가 채널상에서 전송됨을 표시하는 것이다. 단계(608)에서 모든 수신기 기능부로의 파워 공급은 중단되며, 그후에 제 5a 도의 단계(504)에서 동기 인식 루틴으로 들어간다.

제 5e 도로 복귀하여,(606)단계에서 동기코드어가 단지 1회만 오류가 생겼거나, 또는 단계(604)에서 동기코드워드가 32비트 전체를 상호 관련시켜 검출되었을 때, 프레임 카운트는 단계(612)에서 1씩 증가한다. 그후 마이크로컴퓨터는 제 5b 도의 단계(526)로 진행한다.

제 5e 도의 (602)단계에서 동기 코드 워드의 제1의 8비트 동안 상관관계가 성취된다면, 단계(614)에서 모든 수신기 기능부로의 파워 공급은 일시 중단된다. 단계(614)에서 프레임 카운트가 1씩 증가된 후, 마이크로컴퓨터는 단계(618)에서 다음 프레임이 할당되는저 여부를 점검한다. 단계(618)에서 다음 프레임이 할당되면, 마이크로컴퓨터는 단계(620)에서 파워 공급 시퀸스 서브 루틴으로 들어간다. 단계(622)에서 비트 카운트가 0으로 감소한 후, 마이크로컴퓨터는 제 5d 도의 단계(558)로 점프하여 어드레스에 대한 수신 데이타 및 메시지 정보를 프로세스 하기 시작한다. 제 5e 도로 복귀하여, 단계(618)에서 다음 프레임이 할당되지 않으면, 마이크로컴퓨터는 제 5b 도의 단계(532)로 점프한다.

요약하면, 파워를 수신기 기능부로 선택적으로 공급하기 위한 방법 및 장치가 개선된 배터리 세이버 성능을 제공하는 POCSAG 신호 전송 포맷으로 실용화될 수 있음을 기술하였다.

본 발명의 상기 실시예의 동작이 POCSAG 신호 전송 포맷을 실용화하는 내용으로 기술되는 동안, 본기술의 한 기법에 의해 앞에서 상세히 설명된 바와 같이, 수신기 기능부로의 선택적 파워 공급이 개선된 배터리 세이버 성능을 제공하는 어떤 신호 전송 포맷으로 이용가능함을 인식하였을 것이다.

본 발명의 특정 실시예들이 도시되고 설명되었지만, 당업자에게는 본 발명이 속하는 범위 및 사상을 일탈하지 않는 각종 수정 및 변형이 가능하다.

Claims (9)

1. 동기 신호를 포함한 적어도 하나의 전송된 메시지 배치를 포함하는 코딩된 메시지 신호를 수신하는 배터라 파워 공급된 통신 수신기(제 2 도)에 있어서, 코딩된 메시지 신호를 수신하여, 복조하는 수신기부(212,224)와, 상기 수신기부에 연결되며 상기 코딩된 메시지 신호에 응답하는 배터리 세이빙 수단을 포함하되, 상기 배터리 세이빙 수단은 타이밍 신호를 발생하는 타이밍 수단(418)과, 상기 타이밍 수단(418)에 연결되고, 복조된 동기 신호에 응답하여 메시시 배치의 수신이 가능하도록 타이밍 신호의 발생을 동기시키는 동기화수단(222)과, 상기 동기화 수단(222)에 응답하며, 전송된 메시지 배치에서 전송동기 신호의 수신을 가능케 하기 위하여 전송된 동기 신호의 수신전, 제 1의 소정 시간 간격 동안 제 1 기능부(218 또는 228)에 파워를 선택적으로 공급하고, 계속해서 전송 동기 신호의 수신을 가능케 하기 충분한 시간 간격 동안 상기 제 1 기능부에 파워를 선택적으로 공급하는 제 1 수단(220)과, 상기 동기화 수단(222)에 응답하여, 전송된 메시지배치에서 전송동기 신호의 수신을 가능케 하기 위하여 전송된 동기 신호의 수신전 제 2의 소정 간격 동안 상기 제 2 기능부(214 또는 216, 또는 226,230 또는 232)에 파워를 선택적으로 공급하고, 계속해서 전송 동기신호의 수신을 가능케 하기 충분한 시간 간격 동안 상기 제 2 기능부에 파워를 선택적으로 공급하는 제 2 수단(238)을 포함하며, 상기 제 2 시간 간격은 상기 제 1 시간 간격의 일부만이 일치하는 것을 특징으로 하는 배터리 파워 공급된 통신 수신기.
2. 제 1 항에 있어서, 상기 제2소정 시간 간격은 상기 제 1 소정 시간 간격보다 작은 것을 특징으로 하는 배터리 파워 공급된 통신 수신기.
3. 제 1 항에 있어서, 상기 메시지 배치는 프레임들의 시퀀스로 전송된 어드레스 및 메시지 정보를 더 포함하며, 프레임들중 하나의 프레임은 배터리 파워 공급된 통신 수신기에 할당되고, 상기 배터리 세이빙 수단은 상기 동기화 수단에 추가 응답하여 상기 어드레스 및 메시지 정보의 수신을 가능케 하는 충분한 시간동안 상기 제1 및 제2수신기 기능부에 파워를 선택적으로 공급하는 것을 특징으로 하는 배터리 파워 공급된 통신 수신기.
4. 제 1 항에 있어서, 상기 메시지 배치는 소정의 보오 속도(a predetermined baud rate)로 전송되며, 상기타이밍 수단은 상기 소정 보오 속도로 동기 신호와 동기된 타이밍 신호를 발생하고, 상기 타이밍 수단은, 상기 타이밍 수단에 연결되어 메시지 배치의 수신전 제 1 소정수의 비트 시간 간격으로 매시지 배치의 수신을 가능케 하는 제 1 카운트 신호를 발생하기 위한 카운팅 수단을 포함하고, 상기 제 1 소정수의 비트시간 간격은 제1의 소정 기간 간격에 대응하며, 상기 카운팅 수단은 메시지 배치의 수신전 제 2 소정수의 비트 시간간격으로 메시지 배치의 수신을 가능케 하는 제 2 카운트 신호를 추가 발생하고, 상기 제 2 소정수의 비트 시간 간격은 제 2 소정 시간 간격에 대응하는 것을 특징으로 하는 배터리 파워 공급된 통신 수신기.
5. 제 4 항에 있어서, 상기 배터리 세이빙 수단은 프로그래머블 마이크로컴퓨터 제어기인 것을 특징으로하는 배터리 파워 공급된 통신 수신기.
6. 제 4 항에 있어서, 상기 카운팅 수단에 연결되며, 제 1 및 제 2 소정수의 비트 시간 간격을 한정하는 정보를 기억하는 코드 메모리 수단을 더 포함하는 것을 특징으로 하는 배터리 파워 공급된 통신 수신기.
7. 제 6 항에 있어서, 상기 코드 메모리 수단은 프로그래머블 ROM인 것을 특징으로 하는 배터리 파워 공급된 통신 수신기.
8. 코딩된 메시지 신호들을 수신하는 배터리 파워 공급된 통신 수신기(제 2 도)에 있어서, 코딩된 메시지 신호들을 수신하여, 복조하는 수신기부(212,224)를 포함하되, 상기 수신기부(212,224)는 상기 수신기부에 연결되고, 코딩된 메시지 신호들에 응답하는 배터리 세이빙 수단을 포함하며, 상기 배터리 세이빙 수단은 코딩된 메시지 신호들의 수신을 가능하게 하기 위해 코딩된 메시지의 수신전 제 1의 소정 시간 간격동안 그리고 제 1 소정 시간 간격에 이어 계속해서 상기 제 1 수신기 기능부(218 또는 228)에 파워를 선택적으로 공급하는 제 1 수단(220)과, 코딩된 메시지 신호들의 수신을 가능하게 하기 위해 코딩된 메시지의 수신전 제 2의 소정 시간 간격 동안 그리고 제 2 소정 시간 간격에 이어 계속해서 상기 제 2 수신기 기능부(214 또는 216, 또는 226,230 또는 232)에 파워를 선택적으로 공급하는 제 2 수단(238)을 포함하며, 상기 제 2 시간 간격은 상기 제 1 시간 간격의 일부만과 일치하는 것을 특징으로 하는 배터리 파워 공급된 통신 수신기.
9. 제 8 항에 있어서, 상기 제2소정 시간 간격은 상기 제1소정 시간 간격과는 다른 시간 간격인 것을 특징으로 하는 배터리 파워 공급된 통신 수신기.