KR970004866B1

KR970004866B1 - 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치

Info

Publication number: KR970004866B1
Application number: KR1019930032173A
Authority: KR
Inventors: 정광모; 최상준; 김낙명
Original assignee: 엘지정보통신 주식회사; 정장호
Priority date: 1993-12-31
Filing date: 1993-12-31
Publication date: 1997-04-04
Also published as: KR950023119A

Abstract

내용 없음.

Description

가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치

제1도는 종래 교환시스템에서의 중앙제어부분과 신호처리부분에 대한 이원화 구성 예시도.

제2도는 본 발명에 따른 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치의 블럭 구성도.

제3도는 본 발명에 따른 메모리의 영역별 예시도.

제4도는 본 발명에 따른 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치의 동작 파형도.

제5도는 제2도에 도시되어 있는 디코더의 상세 구성도.

* 도면의 주요부분에 대한 부호의 설명

10 : 중앙처리장치 20A,B : 디코더부

30,40A,B : 메모리 50,60 : 프로세서

100 : 중앙제어부 200A,B,C : 메모리

300 : 프로세서 400 : 디코더부

FF1,2 : 플립플롭 B1,B2 : 버퍼

본 발명은 복수개의 프로세서가 메모리를 공유하기 위한 방식에 관한 것으로 특히, 한정된 메모리공간을 확장함으로 복수개의 프로세서가 부족한 메모리영역을 공유하기에 적당하도록 하기 위한 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치에 관한 것이다.

일반적으로, 종래의 교환시스템에서는 교환서비스망에 가입되어 있는 가입자에 대한 데이타를 일괄 처리하는 중앙제어부분과 DTMF 데이타를 처리하는 신호처리부가 이원화되어 있었는데, 상기와 같은 이원화 구조를 첨부한 제1도를 참조하여 살펴보면 다음과 같다.

제1도는 종래 교환시스템에서의 중앙제어부분과 신호처리부분에 대한 이원화 구성 예시도로서, 교환시스템의 서비스망에 연결되어 있는 가입자들에 대한 데이타를 제어하는 중앙처리장치(10)와, 상기 가입자들에 대한 데이타를 일괄 처리하기 위한 시스템 프로그램이 내장되어 있는 제1메모리(30)와, 상기 교환시스템의 스택 및 일시적으로 발생되는 가입자들에 대한 데이타를 저장하는 제2메모리(40A)와, 상기 중앙처리장치(10)에서 발생되는 제어신호들을 인가받아 상기 제1, 제2메모리(30,40A)를 선택하는 신호를 발생시키는 제1디코더부(20A)와, 다운로드되는 경우 DTMF 프로그램이 저장되는 제3메모리(40B)와, 다운로드 및 DTMF 처리 프로그램이 내장되어 있는 메모리소자를 내장하고 있는 제1프로세서(50)와, 다운로드되는 경우 데이타버스와 어드레스버스의 완충작용을 하는 제1, 제2버퍼(B1,B2)와, 상기 제1프로세서(50)에서 출력되는 제어신호를 인가받아 상기제1, 제2버퍼(B1,B2)와 상기 제3메모리(40B)를 선택하는 신호를 발생시키는 제2디코더부(20B) 및 상기 제3메모리(40B)로부터 DTMF 프로그램을 인가받아 DTMF 동작을 수행하는 제2프로세서(60)로 구성되어 있다.

상기와 같이 구성되는 종래의 중앙제어부분과 신호처리부분에 대한 이원화 방식을 간략히 설명하면 다음과 같다.

결론부터 말한다면 상기 중앙처리장치와 제2프로세서의 동작은 완전히 분리되어 각각 독립적으로 수행되므로 서로 영향을 미치지 않는다. 즉, 사이 중앙처리장치(10)는 제1메모리(30)의 프로그램을 억세스하여 원래 목적하는 가입자 데이타를 처리하게 되며 제1디코더(20A)는 상기 제1메모리(30)와 제2메모리(40A)를 선택하는 신호를 생성한다. 이때, 상기 제1메모리(30)의 메모리영역은 0000H~7FFFH까지이고, 상기 제2메모리(40A)는 8000H~FFFFH까지의 영역을 사용한다.

또한, 제1프로세서(50)는 자체의 메모리소자에 내장되어 있는 프로그램에 따라 초기화 과정을 수행한 후, 상기 자체 메모리소자에 내장되어 있는 프로그램 즉, DTMF 프로그램을 제3메모리(40B)로 다운로드 하게 된다. 이때 제2디코더(20B)는 상기 제1프로세서(50)에서 발생되는 제어신호에 따라 제1, 제2버퍼(B1,B2)를 선택하는 신호를 발생시켜 상기 제1프로세서(50)에서 다운로드하기 위한 DTMF 프로그램을 상기 제3메모리(40B)의 정확한 어드레스에 데이타가 저장되도록 한다.

상기와 같은 동작의 수행으로 상기 제1프로세서(50)에서 상기 제3메모리(40B)에 DTMF 프로그램이 다운로드되어지면 상기 제1프로세서(50)는 정지하므로 상기 제1, 제2버퍼(B1,B2)는 동작을 중지한다. 이후 제2프로세서(60)는 상기 제3메모리(40B)의 메모리영역에 저장되어진 DTMF 프로그램에 따라 DTMF 동작을 수행하게 된다. 즉, 상기 제1프로세서(50)는 DTMF 동작과는 무관하게 제2프로세서(60)에서 DTMF 프로그램을 억세스할 수 있도록 제3메모리(40B)의 메모리영역에 단지 내장되어 있는 DTMF 프로그램을 다운로드역할만 수행한다.

그러므로 종래의 DTMF 프로그램 수행을 위한 시스템 구성에서는 실제 DTMF 동작을 수행하는 제2프로세서(40B)의 동작을 위하여 DTMF 프로그램을 다운로드하기 위한 별도의 프로세서가 부가되어 있어야 하므로 주변회로가 복잡하여 생산작업시 또는 보수시에 어려움을 발생시키며 소비전력의 상승 및 전체 시스템의 구성시 생산단가의 상승을 초래하는 문제점이 발생되었다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, DTMF 프로그램과 가입자들에 대한 데이타를 일괄 처리하기 위한 시스템 프로그램을 하나의 메모리소자에 저장하고 가입자들에 대한 데이타를 일괄 처리하는 중앙처리장치와 DTMF 동작을 수행하는 프로세서가 상기 메모리를 공유하도록 하여 DTMF 프로그램을 다운로드하기 위한 별도의 프로세서를 생략할 수 있도록 하기 위한 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 특징은, 가입자 데이타의 일괄 처리 프로그램과 DTMF 프로그램이 내장된 롬메모리와, 교환시스템의 스택 및 일시적으로 발생되는 가입자들에 대한 데이타를 저장하는 제1램메모리와, 어드레스신호 및 각종 제어신호를 인가받아 소정갯수의 선택신호를 발생시키는 디코더부와, DTMF 처리를 담당하는 프로세서와, 상기 프로세서의 동작을 초기화하는 리세트신호를 발생시키는 제1플립플롭과, 가상메모리 모드 선택할때 필요한 플래그신호를 발생시키는 제2플립플롭과, DSP 프로그램이 내장될 제2램메모리와, 다운로드시 데이타버스와 어드레스버스의 완충작용을 하는 제1, 제2버퍼와, 상기 제1, 제2버퍼와 제2램메모리를 선택하기 위한 신호를 생성하는 다수개의 게이트들 및 전체 시스템의 제어동작을 수행하는 중앙제어부를 포함하여 데이타 초기화를 위해 필요한 공간의 생략이 가능하게 되었으며, 회로의 최적화로 전력소모를 줄일 수 있고, 프로그램의 디버깅을 보다 손쉽게 할 수 있는데 있다.

이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.

제2도는 본 발명에 따른 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치의 블럭 구성도로서, 가입자 데이타의 일괄 처리 프로그램과 DTMF 프로그램이 내장된 롬메모리(200A)와, 교환시스템의 스택 및 일시적으로 발생되는 가입자들에 대한 데이타를 저장하는 제1램메모리(200B)와, 어드레스신호(A15~A12) 및 각종 제어신호(WR,MREQ,RFSH)를 인가받아 소정갯수의 선택신호(CSROM1,CSRAM1,CSF,CSE,CS9)를 발생시키는 디코더부(400)와, DTMF 처리를 담당하는 프로세서(300)와, 상기 프로세서(300)의 동작을 초기화하는 리세트신호를 발생시키는 제1플립플롭(FF1)과, 가상메모리 모드 선택할때 필요한 프래그신호를 발생시키는 제2플립플롭(FF2)과, DSP 프로그램이 내장될 제2램메모리(200C)와, 다운로드시 데이타버스와 어드레스버스의 완충작용을 하는 제1, 제2버퍼(B1,B2)와, 상기 제1, 제2버퍼(B1,B2)와 제2램메모리(200C)를 선택하기 위한 신호(CSBUFFER1,CSBUFFER2,CSRAM2)를 생성하는 다수개의 게이트(G1~G6)들 및 전체 시스템의 제어동작을 수행하는 중앙제어부(100)로 구성된다.

상기와 같이 구성되는 본 발명에 따른 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치의 바람직한 동작예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제3도는 본 발명에 따른 메모리의 영역별 예시도로서, (가)도는 정상동작시의 메모리영역 모드이며, (나)도는 가상 메모리영역 모드의 예를 도시하였다.

그러므로, 중앙제어부(100)는 롬메모리(200A)의 내장된 프로그램에 따라 초기화를 수행하며 이때는 정상 메모리 모드(제3(가)도 참조)로 동작한다. 즉, 상기 중앙제어부(100)는 롬메모리(200A)에 내장된 프로그램에 따라 상기 롬메모리는 0000H~7FFFH까지 억세스가능하며, 제1램메모리(200B)는 8000H~FFFFH까지 억세스가능하다.

본 발명에서는 상기와 같은 정상 메모리 모드로 동작시키기 위하여 첨부한 제4도에 예시되어 있는 바와 같이 플레그신호를 로우상태로 유지시켜 준다. 이때 상기의 동작과 같이 플레그신호를 로우상태로 세팅시킬수 있도록 하는 프로그램은 롬메모리(200A)에 저장되어 있으며, 하드웨어적으로는 제5도에 도시되어 있는 디코더부(400)의 상세 구성을 살펴보면 알 수 있다.

즉, 소프트웨어는 디코더(400)의 출력신호 CSF 신호를 억세스하여 중앙제어장치(100)와 연결되어 있는 데이타 비트 D0에 '0'을 기록하여 준다. 그러면 제1플립플롭(FF1)은 출력으로 플레그신호를 계속 '0'으로 유지시켜 준다. 또한 소프트웨어는 상기 디코더(400)에서 출력하는 CSE 신호를 억세스하여 데이타 비트 D0에 '0'을 기록하면 제1플립플롭(FF1)는 출력으로 리세트신호를 '0'으로 유지한다. 이때 리세트신호를 '0'으로 유지하여 주면 초기화시 및 다운로드 DDSP의 동작을 막아줌으로써 오동작을 예방할 수 있다.

상기와 같은 초기화 작업이 끝나면 가상메모리 모드로 전환하게 되는데 그 동작을 살펴보자.

제4도에 도시되어 있는 바와같이 리세트신호는 계속 '0'의 상태를 유지하여 준다. 가상메모리 모드는 실제로는 다운로드하는 동작이 수행되므로 프로그램이 제2램메모리(200C)로 완전히 다운로드 될때까지 프로세서의 동작을 막아주어야 한다. 가상메모리 모드의 전환은 롬메모리(200A)의 0000H~7FFFH의 메모리영역내의 프로그램이 수행되면서 상기 디코더(400)의 출력 CSF를 억세스하면 D0이 '1'로 세트된다. 상기 제1프로세서(FF1)은 출력으로 플레그신호를 '1'로 유지하며 디코더(400)로 다시 입력되어 가상메모리 모드를 위한 신호를 생성한다.

이때 상기 디코더(400)의 동작을 첨부한 제5도를 참조하여 살펴보면, 상기 플레그신호가 '1'이 되면 도면번호 G12의 게이트만이 동작하게 되며 이때 롬메모리(200A)의 데이타번지는 8000H~8FFFH까지만 억세스 가능하며 실제로 이 영역에는 상기 프로세서(300)를 동작시키기 위한 DTMF 처리 프로그램이 있는 자리이다. 상기 중앙제어부(100)는 상기 롬메모리(200A)의 데이타번지는 8000H~8FFFH까지의 영역내의 프로그램을 억세스하여 다운로드 명령에 의하여 제2램메모리(200C)로 다운로드하게 된다.

이때 상기 제1램메모리(200B)은 선택되지 않으며 상기 제1램메모리(200B)의 데이타영역의 일부였던 8000H~8FFFH는 상기 롬메모리(200A)의 데이타영역으로 전환되며, 잔존하는 데이타 메모리영역인 9000H~9FFFH의 번지는 제2램메모리(200C)의 영역으로 임시적으로 바뀌게 된다.

상기 중앙제어부(100)가 다운로드 명령을 수행할때 데이타버스와 어드레스버스의 충돌현상을 방지하기 위하여 중간에 제1버퍼(B1)와 제2버퍼(B2)가 사용되며, 도면부호 G1~G5 게이트들과, 제1, 제2플립플롭(FF1,FF2)을 사용하여 제1, 제2버퍼(B1,B2)와 제2램(200C)의 선택신호를 만들어준다. 상기 제1, 제2버퍼(B1,B2)의 선택신호(CSBUFFER1,CSBUFFER2)를 만드는 과정을 보면 도면부호 G1 게이트를 이용하여 CS9(9000H~9FFFH)가 억세스되고 플레그가 '1'일때 및 도면부호 G3, G5 게이트를 이용하여 리세트신호가 '0'일때만 동작하도록 고안하였다.

상기 제2램메모리(200C)가 선택되기 위해서는 상기의 제1, 제2버퍼(B1,B2)가 선택되는 경우((CS) 선택, 플레그='1' 리세트='0'일 때) 도면번호 G6 게이트를 추가하여 리세트신호가 '1'일 경우에 선택되도록 고안하였다. 이는 다운로드가 끝나면 상기 프로세서(300)와 제2램메모리(200C)는 서로 동작해야 하므로 리세트신호를 액티브상태로 되돌려 주어야 하기 때문이다.

다운로드 끝나면 중앙처리부(100)는 제1플립플롭(FF2)를 동작시켜 데이타 비트 D0='1'을 기록하여 리세트를 '1'로 유지시켜 준다. 또한, 제1플립플롭(FF1)을 동작시켜 D0='0'으로 기록하여 플레그신호를 '0'으로 유지시킨다.

이때 상기 디코더(400) 부분에서는 도면번호 G12와 G15의 게이트가 동작되어 롬메모리(200A)와 제1램메모리(200B)은 정상메모리 모드의 영역을 가지게 되며 정상 메모리 모드로 전환하게 된다. 이때 프로세서(300)는 리세트신호가 '1'이 되었으므로 제2램메모리(200C)에 다운로드된 프로그램을 억세스하여 DTMF 프로그램을 수행하게 된다. 즉, 이 순간부터는 중앙제어부(100)와 프로세서(300)는 서로 각각 자신의 프로그램에 따라 독자적으로 동작하게 된다.

상기와 같이 동작하는 본 발명에 따른 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치를 제공하여 데이타 초기화를 위해 필요한 공간의 생략이 가능하게 되었으며, 회로의 최적화로 전력소모를 줄일 수 있고, 프로그램의 디버깅을 보다 손쉽게 할 수 있는 효과가 있다.

Claims

가입자 데이타의 일괄 처리 프로그램과 DTMF 프로그램이 내장된 롬메모리와 ; 교환시스템의 스택 및 일시적으로 발생되는 가입자들에 대한 데이타를 저장하는 제1램메모리와 ; 어드레스신호 및 각종 제어신호를 인가받아 소정갯수의 선택신호를 발생시키는 디코더부와 ; DTMF 처리를 담당하는 프로세서와 ; 상기 프로세서의 동작의 동작을 초기화하는 리세트신호를 발생시키는 제1플립플롭과 ; 가상메모리 모드 선택할때 필요한 플래그신호를 발생시키는 제2플립플롭과 ; DSP 프로그램이 내장될 제2램메모리와 ; 다운로드시 데이타버스와 어드레스버스의 완충작용을 하는 제1, 제2버퍼와 ; 상기 제1, 제2버퍼와 제2램메모리를 선택하기 위한 신호를 생성하는 다수개의 게이트들 ; 및 전체 시스템의 제어동작을 수행하는 중앙제어부를 포함하여 데이타 초기화를 위해 필요한 공간의 생략이 가능하게 되었으며, 회로의 최적화로 전력소모를 줄일 수 있고, 프로그램의 디버깅을 보다 손쉽게 할 수 있는 것을 특징으로 하는 가상메모리 개념을 이용한 복수 프로세서의 메모리영역 공유장치.