KR970004024A - 과잉소거에 의한 읽기 오동작을 방지하는 불휘발성 기억장치 및 그 제조방법 - Google Patents
과잉소거에 의한 읽기 오동작을 방지하는 불휘발성 기억장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR970004024A KR970004024A KR1019950019026A KR19950019026A KR970004024A KR 970004024 A KR970004024 A KR 970004024A KR 1019950019026 A KR1019950019026 A KR 1019950019026A KR 19950019026 A KR19950019026 A KR 19950019026A KR 970004024 A KR970004024 A KR 970004024A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor substrate
- conductive layer
- gate electrode
- pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 238000000034 method Methods 0.000 title claims 7
- 230000007257 malfunction Effects 0.000 title abstract 3
- 239000010410 layer Substances 0.000 claims abstract 23
- 239000011229 interlayer Substances 0.000 claims abstract 5
- 239000004065 semiconductor Substances 0.000 claims 9
- 239000000758 substrate Substances 0.000 claims 9
- 238000000059 patterning Methods 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 240000006162 Chenopodium quinoa Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
과잉소거에 의한 읽기 오동작을 방치하는 불휘발성 기억장치 및 그 제조방법이 개시되어 있다. 본 발명은 셀 트랜지스터의 채널영역 일부 상부에 부유게이트, 층간절연층 패턴, 및 제어게이트 전극이 차례로 적층된 게이트 패턴을 형성하고,상기 게이트 패턴을 사이에 두고 그 한쪽 활성영역에 상기 게이트 패턴과 중첩되는 소오스 영역과 다른 한쪽 활성영역에 상기 게이트 패턴과 일정거리만큼 떨어진 드레인 영역을 형성하고, 상기 소오스 영역, 상기 게이트 패턴, 및 상기 드레인영역을 따라 그 상부에 스위치게이트 전극을 구비하여 불휘발성 기억장치의 셀을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 선택된 셀과 비트라인을 공유하는 비선택된 셀이 과잉소거된 경우 이로 인한 읽기 오동작을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 노아형 플래쉬 메모리 셀 어레이의 일부분을 나타내는 평면도이다. 제6도는 제5도의 X-X′에 따른 단위 셀의 주요 구성요소를 도시한 단면도이다.
Claims (7)
- 2차원적으로 배열된 복수의 메모리 셀, 복수의 워드라인, 복수의 스위치라인, 복수의 비트라인, 및 상기복수의 메모리 셀을 상기 복수의 워드라인, 상기 복수의 스위치라인, 그리고 상기 복수의 비트라인에 연결시키는 수단을 포함하는 불휘발성 기억장치에 있어서 상기 메모리 셀은, 제1도전형의 반도체기판; 상기 반도체기판의 주 표면에 채널영역을 사이에 두고 서로 이격되어 제2도전형의 불순물 영역으로 이루어진 소오스 영역 및 드레인 영역; 상기 채널영역 중앙 부분의 일정 위치로부터 상기 소오스 영역에 이르는 일부 채널영역 상부에 상기 채널영역의 표면과 이격되어 형성된부유 게이트; 상기 부유 게이트 상부에 상기 부유 게이트와 이격되어 형성되고 상기 워드라인과 연결된 제어 게이트 전극; 및 상기 제어 게이트 전극, 상기 부유 게이트, 상기 드레인 영역, 상기 부유 게이트와 상기 드레인 영역 사이의 채널여역, 및 상기 소오스 영역을 덮으면서 이들과 이격되어 형성되고 상기 스위치라인과 연결된 스위치 게이트 전극을 포함하는 것을 특징으로 하는 불휘발성 기억장치.
- 제1항에 있어서, 상기 비트라인은 상기 드레인 영역을 포함하는 것을 특징으로 하는 불휘발성 기억장치.
- 제2항에 있어서, 상기 복수의 메모리 셀중 선택된 메모리 셀의 정보를 읽어내기 위하여 상기 선택된 메모리 셀에 연결된 비트라인에 1V 내지 2V를 인가하고, 상기 선택된 메모리 셀에 연결될 스위치라인과 워드라인에는 모두 5V를 인가하며, 상기 선택된 메모리 셀에 연결되지 않은 비트라인은 플로팅시키고, 상기 선택된 메모리 셀에 연결되지 않은 워드라인과 스위치라인은 모두 접지시키고, 모든 메모리 셀의 소오스와 반도체기판 역시 접지시키는 것을 특징으로 하는불휘발성 기억장치.
- 메모리 셀을 갖는 불휘발성 기억장치의 제조방법에 있어서, 제1도전형의 반도체기판에 필드산화층을 형성함으로써, 활성영역과 비활성영역을 한정하는 단계; 상기 활성영역의 소정 부분에 제2도전형의 불순물을 이온주입하여 비트라인의 일부영역 및 소오스라인의 일부영역을 형성하는 단계; 상기 비트라인 및 소오스라인의 일부영역이 형성된 반도체기판의 활성영역 상부에 터널산화층을 형성하는 단계; 상기 터널산화층이 형성된 반도체기판의 전면에 제1도전층을 형성하는 단계; 상기 제1도전층을 패터닝하여 횡방향으로 인접한 셀이 서로 격리되도록 제1도전층 패턴을 형성하는 단계;상기 제1도전층 패턴이 형성된 반도체기판 전면에 층간절연층 및 제2도전층을 차례로 형성하는 단계; 제어게이트 전극용 마스크를 사용하여 상기 제2도전층, 상기 층간절연층, 및 상기 제1도전층 패턴을 연속적으로 패터닝함으로써, 제어게이트전극, 층간절연층 패턴, 및 부유게이트로 구성된 게이트 패턴을 형성하는 단계; 상기 게이트 패턴 측벽에 스페이서를 형성하는 단계; 상기 스페이서가 형성된 반도체기판 표면에 노출된 터널산화층을 제거한 후 열산화공정을 실시하여 상기 터널산화층이 제거된 부분에 게이트 산화층을 형성함과 동시에 상기 제어게이트 전극 상부에 제어게이트 산화층을 형성하는단계; 상기 게이트 패턴을 사이에 두고 한쪽 활성영역에 상기 게이트 패턴과 접하는 제2도전형의 소오스 영역 및 다른 한쪽 활성영역에 상기 게이트 패턴과 일정거리만큼 떨어진 제2도전형의 드레인 영역을 형성하는 단계; 상기 소오스 영역 및드레인 영역이 형성된 반도체기판 전면에 제3도전층을 형성하는 단계; 및 상기 제3도전층을 패터닝하여 상기 드레인 영역, 상기 제어게이트 전극, 및 상기 소오스 영역을 따라 그 상부에 스위치 게이트 전극을 형성하는 단계를 구비하여, 메모리 셀을 형성하는 것을 특징으로 하는 불휘발성 기억장치의 제조방법법.
- 제4항에 있어서, 상기 층간절연층은 ONO(oxide/ nitride/ oxide)층으로 형성하는 것을 특징으로 하는 불휘발성 기억장치의 제조방법.
- 제4항에 있어서, 상기 제1도전층은 폴리실리콘으로 형성하는 것을 특징으로 하는 불휘발성 기억장치의 제조방법.
- 제4항에 있어서, 상기 드레인 영역과 상기 비트라인의 일부영역이 비트라인을 형성하는 것을 특징으로 하는 불휘발성 기억장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019026A KR0147654B1 (ko) | 1995-06-30 | 1995-06-30 | 과잉소거에 의한 읽기 오동작을 방지하는 불휘발성 기억장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019026A KR0147654B1 (ko) | 1995-06-30 | 1995-06-30 | 과잉소거에 의한 읽기 오동작을 방지하는 불휘발성 기억장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970004024A true KR970004024A (ko) | 1997-01-29 |
| KR0147654B1 KR0147654B1 (ko) | 1998-08-01 |
Family
ID=19419421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019026A KR0147654B1 (ko) | 1995-06-30 | 1995-06-30 | 과잉소거에 의한 읽기 오동작을 방지하는 불휘발성 기억장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147654B1 (ko) |
-
1995
- 1995-06-30 KR KR1019950019026A patent/KR0147654B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147654B1 (ko) | 1998-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541130A (en) | Process for making and programming a flash memory array | |
| KR940010357A (ko) | 불휘발성 기억장치와 그 제조방법 | |
| KR930009139B1 (ko) | 불휘발성 반도체장치 | |
| KR970067903A (ko) | 불휘발성 메모리소자, 그 제조방법 및 구동방법 | |
| JP3586332B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR0144895B1 (ko) | 불휘발성 기억장치의 제조방법 | |
| US6157056A (en) | Semiconductor memory device having a plurality of memory cell transistors arranged to constitute memory cell arrays | |
| US6104057A (en) | Electrically alterable non-volatile semiconductor memory device | |
| US6204530B1 (en) | Flash-type nonvolatile semiconductor memory devices for preventing overerasure | |
| US6037226A (en) | Method of making contactless nonvolatile semiconductor memory with asymmetrical floating gate | |
| US5107313A (en) | Floating gate type semiconductor memory device | |
| KR100855579B1 (ko) | 반도체 메모리 장치 및 그 형성 방법 | |
| KR0169510B1 (ko) | 불휘발성 반도체 기억 장치 및 그의 제조 방법 | |
| JP2582412B2 (ja) | 不揮発性半導体記憶装置 | |
| KR19980055726A (ko) | 플래쉬 메모리 소자 및 이를 이용한 프로그램, 소거 및 독출방법 | |
| KR100706791B1 (ko) | 비휘발성 기억 장치, 그 형성 방법 및 동작 방법 | |
| KR970004024A (ko) | 과잉소거에 의한 읽기 오동작을 방지하는 불휘발성 기억장치 및 그 제조방법 | |
| KR100485502B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US5966325A (en) | Semiconductor memory device with improved read speed | |
| JP4227681B2 (ja) | 非揮発性半導体素子の製造方法 | |
| KR970004027A (ko) | 비휘발성 반도체 메모리와 그의 구동방법 및 제조방법 | |
| KR100486238B1 (ko) | 노어형 플래쉬 메모리소자의 셀 어레이부 | |
| KR100277886B1 (ko) | 비휘발성메모리장치및그제조방법 | |
| KR19990016850A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR960026771A (ko) | 비휘발성 메모리 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |