Claims (10)
실리콘 반도체기판 상에 도전막 패턴과 제1절연막 패턴으로 이루어지는 게이트전극 패턴을 형성하는 단계; 상기 게이트전극 패턴을 마스크로 하여 그 사이에 도전성불순물을 얕게 이온주입하여 얕은 제1불순물층을 형성하는 단계; 상기 게이트전극 패턴이 형성된 반도체기판 전면에 제2절연막을 캡핑하는 단계; 상기 제2절연막 캡핑 전면에 제3절연막을 형성하여 상기 게이트전극 패턴의 측벽에 스페이서를 형성하는 단계; 및 상기 제1불순물영역에 제1불순물영역보다 깊은 제2불순물영역을 형성하는 단계를 포함하는 것을 특징으로 하는 트랜지스터 제조방법.Forming a gate electrode pattern including a conductive film pattern and a first insulating film pattern on the silicon semiconductor substrate; Forming a shallow first impurity layer by shallowly implanting conductive impurities therebetween using the gate electrode pattern as a mask; Capping a second insulating layer over an entire surface of the semiconductor substrate on which the gate electrode pattern is formed; Forming a spacer on a sidewall of the gate electrode pattern by forming a third insulating layer on the entire surface of the second insulating layer capping; And forming a second impurity region deeper than the first impurity region in the first impurity region.
제1항에 있어서, 상기 제1 및 제2불순물영역은 소오스 및 드레인영역을 형성하는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 1, wherein the first and second impurity regions form a source and a drain region.
제2항에 있어서, 상기 소오스 및 드레인 영역은 LDD 구조를 이루는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 2, wherein the source and drain regions form an LDD structure.
제1항에 있어서, 상기 제2절연막 캡핑은 산화막을 사용하여 형성하는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 1, wherein the second insulating layer capping is formed using an oxide film.
제4항에 있어서, 상기 산화막은 증착율이 높은 산화막을 사용하여 형성하는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 4, wherein the oxide film is formed using an oxide film having a high deposition rate.
제4항에 있어서, 상기 산화막은 20~500A 두께로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 4, wherein the oxide layer is formed to a thickness of 20 to 500 A. 6.
제1항에 있어서, 상기 제3절연막은 LPCVD 방식을 이용하여 형성하는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 1, wherein the third insulating layer is formed by using an LPCVD method.
제1항에 있어서, 상기 제3절연막은 HTO를 사용하여 형성하는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 1, wherein the third insulating layer is formed using HTO.
제1항에 있어서, 상기 스페이서는 상기 제2절연막과 제3절연막으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 1, wherein the spacer is formed of the second insulating layer and the third insulating layer.
제1항에 있어서, 상기 실리콘 반도체기판은 단결정실리콘, 비결정질실리콘, 순수한 다결정실리콘 및 도핑된 다결정실리콘 이루어지는 일군중 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 하는 트랜지스터 제조방법.The method of claim 1, wherein the silicon semiconductor substrate is formed using any one selected from the group consisting of monocrystalline silicon, amorphous silicon, pure polycrystalline silicon, and doped polycrystalline silicon.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.