KR960706243A - 멀티플렉싱 및 디멀티플렉싱 유닛 (multiplexing/demultiplexing unit) - Google Patents

멀티플렉싱 및 디멀티플렉싱 유닛 (multiplexing/demultiplexing unit) Download PDF

Info

Publication number
KR960706243A
KR960706243A KR1019960701896A KR19960701896A KR960706243A KR 960706243 A KR960706243 A KR 960706243A KR 1019960701896 A KR1019960701896 A KR 1019960701896A KR 19960701896 A KR19960701896 A KR 19960701896A KR 960706243 A KR960706243 A KR 960706243A
Authority
KR
South Korea
Prior art keywords
multiplexing
circuit
demultiplexing unit
signal
input
Prior art date
Application number
KR1019960701896A
Other languages
English (en)
Other versions
KR100299012B1 (ko
Inventor
스벤 마그너스 부르가아드 칼
쟝 하오
Original Assignee
에르링 블롬메 . 타게 뢰브그렌
텔레폰악티에볼라겟 엘엠 에릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에르링 블롬메 . 타게 뢰브그렌, 텔레폰악티에볼라겟 엘엠 에릭슨 filed Critical 에르링 블롬메 . 타게 뢰브그렌
Publication of KR960706243A publication Critical patent/KR960706243A/ko
Application granted granted Critical
Publication of KR100299012B1 publication Critical patent/KR100299012B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Optical Communication System (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 Bi-CMOS 회로와 같은 실리콘 표면에 집적회로 및 블록으로 구성되고, 상기 회로에 위치한 CMOS 색션을 활용하는 멀티플렉싱/디멀티플렉싱 유닛에 관한 것으로, 실리콘 표면에 제1부표면은 신호입력 및 출력회로의 제1어레이(41′)를 운반하고, 제2부표면은 입력 및 출력회로의 제2어레이 (41″)를 운반한다. 영역(50)이 제1 및 제2부표면간의 실리콘 표면에 위치하거나 해당 방식으로 위치하고, 제어논리(51), 메모리장치(52), 버퍼회로(53), 동기회로장치(54) 및 필요한 도선을 운반하고, 신호를 멀티플렉싱 및 디멀티플렉싱할 때, 신호를 처리하고, 신호를 기억하고, 처리된 신호를 선택된 출력회로에 전송한다.

Description

멀티플렉싱 및 디멀티플렉싱 유닛 (MULTIPLEXING/DEMULTIPLEXING UNIT)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 실리콘 표면을 처리하는 것으로, 부표면 운반 제1입력 또는 출력회로, 부표면 운반 제2입력 또는 출력회로 및 멀티플렉싱 및 디멀티플렉싱을 위해 공통적으로 이용되는 중간 부표면이 제공된 도면, 제4도는 본 발명에 따라 멀티플렉싱 또는 디멀티플렉싱의 구조를 설명하되, 이 유닛은 Bi-CMOS 회로에 집적된 블록도, 제5도는 CMOS 트랜지스터를 지닌 멀티플렉싱 또는 디멀티플렉싱 블록의 블록도.

Claims (10)

  1. 디지탈 Bi-CMOS 회로와 같은 실리콘 표면의 부표면에 집적회로 및 블록으로 구조되고, 상기 회로에 설치된 CMOS를 활용하는 멀티플렉싱/디멀티플렉싱 유닛으로 이용되는 실리콘 표면의 부표면이 신호입력 및 출력회로의 제1어레이 (41′)를 운반하고, 제2부표면은 입력 및 출력회로의 제2어레이(41″)를 운반하는 것에 있어서, 영역(50)은 제1부표면과 제2부표면 사이의 실리콘 표면에 위치되고, 제어논리(51), 메모리장치(52), 버퍼회로(53), 동기회로장치(54) 및 필요한 도선을 운반하도록 되어 있고, 상기 영역 (50)은 신호를 멀티플렉싱 및 디멀티플렉싱할 때 신호를 처리하고, 신호를 기억시켜서 처리된 신호를 선택된 출력회로에 전송하는 것을 특징으로 하는 멀티플렉싱/디멀티플렉싱 유닛.
  2. 제1항에 있어서, 동기회로장치(54)는 입력 및 출력회로의 제1 또는 제12어레이에서 발생하는 비트비 보다 낮은 즉, 최저비트비인 클럭주파수에 적응하는 것을 특징으로 하는 멀티플렉싱/디멀티플렉싱 유닛.
  3. 제1항 또는 제2항에 있어서, 클럭주파수는 약30 Mb/s에 적응하는 것을 특징으로 하는 멀티플렉싱/디멀티플렉싱 유닛.
  4. 제1항에 있어서, 입력 또는 출력회로의 제1어레이에 대한 최저 비트비와 내부신호 처리작동에 대해 선택된 비트비가 4,5인 것을 특징으로하는 멀티플렉싱/디멀티플렉싱 유닛.
  5. 제1항에 있어서, 제1입력회로는 병-직렬변환기(41a′)를 포함하는 4개의 채널로 구성되어 있고, 제1출력회로(41c″)는 직-병렬변환기를 포함하는 4개의 채널로 구성되고, 상기 채널은 서로 인접해 위치한 것을 특징으로 하는 멀티플렉싱/디멀티플렉싱 유닛.
  6. 제1항에 있어서, 제2입력회로는 클럭펄스변환을 지닌 직-병렬변환기(41d′)를 구성하고, 제2출력회로는 클럭펄스변환을 지닌 병-직렬변환기를 구성하는 것을 특징으로 하는 멀티플렉싱/디멀티플렉싱 유닛.
  7. 제1항에 있어서, 제어논리는 입력 및 출력회로 및 메모리의 기능을 제어하기 위해 동기회로장치와 상호작용하는 것을 특징으로 하는 멀티플렉싱/디멀티플렉싱 유닛.
  8. 제1항에 있어서, 입력 및 출력신호는 연속 펄스패턴의 매체를 통래 전기 광학적 정보운반신호를 수신하는 것을 특징으로 하는 멀티플렉싱/디멀티플렉싱 유닛.
  9. 송신기의 멀티플렉싱 유닛 및 수신기의 광전송매체 및 디멀티플렉싱 유닛을 활용하는 신호전송장치에 있어서, 송신기의 멀티플렉싱 유닛이 스위치 내부 또는 회로기판에 집적회로를 구성하는 반면, 수신기의 디멀티플렉싱 유닛을 스위치 내부 또는 회로기판에 직접회를 포함하는 것을 특징으로 하는 신호 전송장치.
  10. 제9항에 있어서, 멀티플렉싱 유닛 및 디멀티플렉싱 유닛은 ATM 시스템과 같은 스위치 내부 신호처리장치에 따라 스위치 내부 감지 및 신호처리 시스템에 포함된 것을 특징으로 하는 신호전송장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960701896A 1993-10-12 1994-10-03 멀티플렉싱및디멀티플렉싱장치 KR100299012B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9303340A SE503703C2 (sv) 1993-10-12 1993-10-12 Multiplexerande/demultiplexerande enhet
SE9303340-5 1993-10-12
PCT/SE1994/000911 WO1995010901A1 (en) 1993-10-12 1994-10-03 Multiplexing/demultiplexing unit

Publications (2)

Publication Number Publication Date
KR960706243A true KR960706243A (ko) 1996-11-08
KR100299012B1 KR100299012B1 (ko) 2001-10-22

Family

ID=20391389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960701896A KR100299012B1 (ko) 1993-10-12 1994-10-03 멀티플렉싱및디멀티플렉싱장치

Country Status (12)

Country Link
US (1) US5790540A (ko)
EP (1) EP0723724A1 (ko)
JP (1) JP3012334B2 (ko)
KR (1) KR100299012B1 (ko)
CN (1) CN1069470C (ko)
AU (1) AU684565B2 (ko)
CA (1) CA2173947C (ko)
FI (1) FI961594A (ko)
NO (1) NO961455L (ko)
SE (1) SE503703C2 (ko)
TW (1) TW253092B (ko)
WO (1) WO1995010901A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125682B2 (ja) * 1996-06-21 2001-01-22 日本電気株式会社 クロック供給方式及びクロック供給システム
US6667519B2 (en) * 2001-07-20 2003-12-23 Raytheon Company Mixed technology microcircuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166212A (en) * 1977-06-03 1979-08-28 International Standard Electric Corporation Recirculating optical delay line
US4300232A (en) * 1979-11-09 1981-11-10 Ford Aerospace & Communications Corporation Self synchronized multiplexer/demultiplexer
US4656620A (en) * 1984-09-19 1987-04-07 Itt Corporation Apparatus for obtaining reduced pin count packaging and methods
US4703471A (en) * 1985-01-02 1987-10-27 General Electric Company Monolithically integrated electro-optical multiplexer/demultiplexer
US5365519A (en) * 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
US4953930A (en) * 1989-03-15 1990-09-04 Ramtech, Inc. CPU socket supporting socket-to-socket optical communications
US5198684A (en) * 1990-08-15 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with optical transmit-receive means
US5130984A (en) * 1990-12-18 1992-07-14 Bell Communications Research, Inc. Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication
GB9117172D0 (en) * 1991-08-08 1991-09-25 British Telecomm Communication system
SE469618B (sv) * 1991-12-16 1993-08-02 Ellemtel Utvecklings Ab Multiplexor vid en digital vaeljare
DE4221187A1 (de) * 1992-06-27 1994-01-05 Sel Alcatel Ag Raum- und Zeit-Vermittlungselement und dessen Verwendung

Also Published As

Publication number Publication date
TW253092B (ko) 1995-08-01
SE9303340D0 (sv) 1993-10-12
SE9303340L (sv) 1995-04-13
FI961594A0 (fi) 1996-04-11
AU7951794A (en) 1995-05-04
US5790540A (en) 1998-08-04
AU684565B2 (en) 1997-12-18
EP0723724A1 (en) 1996-07-31
JP3012334B2 (ja) 2000-02-21
JPH09501290A (ja) 1997-02-04
NO961455D0 (no) 1996-04-12
FI961594A (fi) 1996-04-11
KR100299012B1 (ko) 2001-10-22
CN1133111A (zh) 1996-10-09
SE503703C2 (sv) 1996-08-05
CA2173947A1 (en) 1995-04-20
NO961455L (no) 1996-05-06
WO1995010901A1 (en) 1995-04-20
CN1069470C (zh) 2001-08-08
CA2173947C (en) 1999-09-28

Similar Documents

Publication Publication Date Title
CA2024809A1 (en) Digital signal multiplexing apparatus and demultiplexing apparatus
KR930701871A (ko) 공통 버스 라인상의 디지탈, 오디오 및 제어 데이터의 공통 전달 방법; 상기 방법을 수행하는 버스 시스템과 상기 방법에서 적용되는 인터페이스
KR850008074A (ko) 시분할 다중 시스템의 버스장치
EP0369802A3 (en) Network system
KR960706243A (ko) 멀티플렉싱 및 디멀티플렉싱 유닛 (multiplexing/demultiplexing unit)
ES2066121T3 (es) Sistema de comunicacion pcm.
DE69832499D1 (de) Unterraten-fernmeldevermittlungsanlage
SE9303338D0 (sv) En signalmottagande och en signalsändande enhet
DE59307745D1 (de) Sende-/Empfangsschaltung in einem passiven optischen Telekommunikationssystem
TW329562B (en) The clock driving circuit and semiconductor IC device
ES2089168T3 (es) Un sistema receptor para el proceso de señales recibidas en vias de diversidad.
DE3870073D1 (de) Synchronisiereinrichtung fuer einen digitalsignal-demultiplexer.
TH21910A (th) หน่วยมัลดิเพล็กซิ่ง/ดีมัลดิเพล็กซิ่ง
ATE190445T1 (de) Verfahren und anordnung zur rückgewinnung von in funktionsdatenblöcken übertragenen plesiochronen signalen
TH21910EX (th) หน่วยมัลดิเพล็กซิ่ง/ดีมัลดิเพล็กซิ่ง
KR960705427A (ko) 신호처리장치(signal processing unit)
KR920013975A (ko) 데이타 다중장치
KR910008994A (ko) 광 전송장치에 있어서의 절체 제어데이터 송수신 방식
KR930017313A (ko) 병렬 패리티 발생 및 검출회로 및 방식
KR940017855A (ko) 비트 인터리빙 다중화된 신호에 대한 채널정렬 장치
BR9003276A (pt) Instalacao de ligacao para a transmissao de dados atraves de condutores de fibras oticas
JPH0282830A (ja) データ変換中継方式
KR960009493A (ko) 디(d)채널 제어장치
KR980007128A (ko) 48개 51m 프레임의 다중화를 이용한 2.5g 광전송장치 및 방법
KR930015937A (ko) 디지탈 간이 교환시스템에서 신호의 다중화와 역다중화 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140526

Year of fee payment: 14