KR960702180A - 높은 집적도를 위한 공급 단자를 가지는 반도체 부품(semiconductor components with supply terminals for high integration density) - Google Patents
높은 집적도를 위한 공급 단자를 가지는 반도체 부품(semiconductor components with supply terminals for high integration density)Info
- Publication number
- KR960702180A KR960702180A KR1019950704887A KR19950704887A KR960702180A KR 960702180 A KR960702180 A KR 960702180A KR 1019950704887 A KR1019950704887 A KR 1019950704887A KR 19950704887 A KR19950704887 A KR 19950704887A KR 960702180 A KR960702180 A KR 960702180A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- semiconductor component
- area
- dielectric
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 부품에서, 공통 전력 공급은 전체 영역상에 존재하고 수직 전도 접속부(13,15)에 의해 능동 기능부품(1)에 접속되는 매몰된 금속 층(7,9)을 통하여 공급되고, 접촉이 의도되지 않는 평면은 나중에 피복하는 유전체(11)에 의해 이들 수직 접속부(13,15)로부터 절연된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1 내지 5도는 다양한 생성 단계를 가지는 본 발명에 따른 부품의 단면도.
Claims (8)
- 능동 기능 부품을 가지는 실리콘 층(1)이 존재하고, 외부 전력 공급을 위한 접속 단자가 구비된 하나이상의 매몰된 전체 영역 금속 층(7,9)이 존재하고, 이 금속 층(7,9)이 절연 층(2,10)에 의해 이 실리콘 총(1)으로부터 전기 절연되고, 이들 기능 부품 및 이 금속 층(7,9) 사이의 전기 전도 접속부(7,9)가 이 금속 층에 대해 수직으로 존재하는 것을 특징으로 하는 반도체 부품.
- 제1항에 있어서, 능동 기능 부품이 CMOS 회로에 속하고, 유전체 층(8)에 의해 서로 전기 절연되고 공급전압(VDD,VSS)의 양의 폴 및 음의 폴을 위한 접속 단자가 각각 구비된 두 개의 매몰된 전체 영역 금속 층(7,9)이 존재하는 것을 특징으로 하는 반도체 부품.
- 제1 또는 2항에 있어서, 각 매몰된 전체 영역 금속 층(7,9)이 티타늄, 텅스텐 및 탄타늄으로 구성된 군으로부터 선택된 금속의 규산화물인 것을 특징으로 하는 반도체 부품.
- 제1 내지 3항중 한 항에 있어서, 능동 기능 부품을 형성하기 위하여 제공된 각각의 매몰된 전체 영역금속층(7,9) 및 실리콘 층(1)을 포함하는 층 구조가 기판(12)상에 형성되고, 층 구조 상의 층이 유전체 층(2,8,10)에 의해 서로 전기 절연되는 제1단계; 이들 능동 기능 부품이 형성되는 제2단계; 매몰된 전체 영역 금속층까지 연장되는 경우에 개구부가 에칭되는 제3단계; 이들 개구부가 수직 전기 전도 접속부(13)를 형성하기 위하여 금속으로 채워지고, 이들 수직 접속부(13)가 이들 기능 부품의 하나의 접속 단자에 각각 전기 전도 접속되는 제4단계를 포함하는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.
- 제4항에 있어서, 제3단계는 접촉을 형성하기 위해 의도된 기능 부품의 영역이 각 개구부에 노출되는 방식으로 수행되고, 제4단계는 전기 절연을 위해 제공되 높이까지 개구부의 벽에 유전체(11)를 부착함으로써 수행되고, 접촉을 형성하기 위하여 제공된 상기 영역이 각 경우에 노출되어 남고, 금속은 상기 영역과 전기 접촉을 형성하는 방식으로 도입되는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.
- 제1단계는 제1추가의 단계에서, 하나 이상의 전체 영역 금속 층(7,9)을 제1기판(12)에 부착하고 전체영역 금속 총을 전체 영역 유전체 층(10)으로 덮고 전체 영역상의 유전체 층(2)을 제2실리콘 기판(1)에 부착함으로써 수행되고 제2추가의 단계에서, 이를 유전체 층(2,10)을 서로 면하도록 하고 웨이퍼 본딩에 의해 서로 접속함으로써 수행되는 것을 특징으로 하는 제4 또는 5항에 따른 반도체 부품을 형성하기 위한 방법.
- 제6항에 있어서, 제2추가의 단계후, 능동 기능 부품을 위해 제공된 실리콘 층으로서 사용하기 위한 제2기판(1)은 이들 기능 부품에 일치하는 두께로 감소되는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.
- 제4 내지 7항중 한 항에 있어서, 제5단계에서, 수직 접속부(13,15)는 매몰된 전체 영역 금속 층(7,9)반대편의 단상에 금속 접촉부(16)가 제공되는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4314906A DE4314906C2 (de) | 1993-05-05 | 1993-05-05 | Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte |
DEP4314906.5 | 1993-05-05 | ||
PCT/DE1994/000485 WO1994025986A1 (de) | 1993-05-05 | 1994-05-02 | Halbleiterbauelement mit stromanschlüssen für hohe integrationsdichte |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960702180A true KR960702180A (ko) | 1996-03-28 |
Family
ID=6487270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950704887A KR960702180A (ko) | 1993-05-05 | 1994-05-02 | 높은 집적도를 위한 공급 단자를 가지는 반도체 부품(semiconductor components with supply terminals for high integration density) |
Country Status (6)
Country | Link |
---|---|
US (1) | US5798297A (ko) |
EP (1) | EP0698293B1 (ko) |
JP (1) | JPH08509841A (ko) |
KR (1) | KR960702180A (ko) |
DE (2) | DE4314906C2 (ko) |
WO (1) | WO1994025986A1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997035344A1 (en) | 1996-03-22 | 1997-09-25 | Telefonaktiebolaget Lm Ericsson | Semiconductor device shielded by an array of electrically conducting pins and a method to manufacture such a device |
US6081021A (en) * | 1998-01-15 | 2000-06-27 | International Business Machines Corporation | Conductor-insulator-conductor structure |
US6198168B1 (en) | 1998-01-20 | 2001-03-06 | Micron Technologies, Inc. | Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same |
US6090636A (en) * | 1998-02-26 | 2000-07-18 | Micron Technology, Inc. | Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same |
US6150188A (en) * | 1998-02-26 | 2000-11-21 | Micron Technology Inc. | Integrated circuits using optical fiber interconnects formed through a semiconductor wafer and methods for forming same |
JP3114864B2 (ja) * | 1998-04-16 | 2000-12-04 | 日本電気株式会社 | 半導体基板における微細コンタクトおよびその形成方法 |
US6171944B1 (en) * | 1998-05-07 | 2001-01-09 | Advanced Micro Devices, Inc. | Method for bringing up lower level metal nodes of multi-layered integrated circuits for signal acquisition |
US6432809B1 (en) * | 2000-02-28 | 2002-08-13 | International Business Machines Corporation | Method for improved passive thermal flow in silicon on insulator devices |
US6365512B1 (en) | 2000-06-21 | 2002-04-02 | Infineon Technologies Ag | Method and apparatus for a direct buried strap for same level contact interconnections for semiconductor devices |
US6600173B2 (en) | 2000-08-30 | 2003-07-29 | Cornell Research Foundation, Inc. | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering |
US7045861B2 (en) * | 2002-03-26 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, liquid-crystal display device and method for manufacturing same |
DE102004028933B4 (de) * | 2004-06-15 | 2009-11-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer vergrabenen metallischen Schicht in einem Halbleiterkörper und Halbleiterbauelement mit einer vergrabenen metallischen Schicht |
US7323396B2 (en) * | 2005-04-29 | 2008-01-29 | Translucent Inc. | Signal and/or ground planes with double buried insulator layers and fabrication process |
TW200730978A (en) * | 2006-02-08 | 2007-08-16 | Wintek Corp | Active matrix liquid crystal display and pixel structure thereof |
US9343569B2 (en) * | 2014-05-21 | 2016-05-17 | International Business Machines Corporation | Vertical compound semiconductor field effect transistor on a group IV semiconductor substrate |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
US5025304A (en) * | 1988-11-29 | 1991-06-18 | Mcnc | High density semiconductor structure and method of making the same |
US5023205A (en) * | 1989-04-27 | 1991-06-11 | Polycon | Method of fabricating hybrid circuit structures |
JPH04240763A (ja) * | 1991-01-25 | 1992-08-28 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
DE59209271D1 (de) * | 1991-09-23 | 1998-05-14 | Siemens Ag | Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes in einem Bipolartransistor |
-
1993
- 1993-05-05 DE DE4314906A patent/DE4314906C2/de not_active Expired - Fee Related
-
1994
- 1994-05-02 DE DE59406567T patent/DE59406567D1/de not_active Expired - Fee Related
- 1994-05-02 EP EP94913485A patent/EP0698293B1/de not_active Expired - Lifetime
- 1994-05-02 KR KR1019950704887A patent/KR960702180A/ko not_active Application Discontinuation
- 1994-05-02 US US08/545,648 patent/US5798297A/en not_active Expired - Fee Related
- 1994-05-02 WO PCT/DE1994/000485 patent/WO1994025986A1/de active IP Right Grant
- 1994-05-02 JP JP6523748A patent/JPH08509841A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE59406567D1 (de) | 1998-09-03 |
US5798297A (en) | 1998-08-25 |
WO1994025986A1 (de) | 1994-11-10 |
DE4314906C2 (de) | 1996-10-31 |
EP0698293A1 (de) | 1996-02-28 |
DE4314906A1 (de) | 1994-11-17 |
JPH08509841A (ja) | 1996-10-15 |
EP0698293B1 (de) | 1998-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4755910A (en) | Housing for encapsulating an electronic circuit | |
KR960702180A (ko) | 높은 집적도를 위한 공급 단자를 가지는 반도체 부품(semiconductor components with supply terminals for high integration density) | |
US7078811B2 (en) | Semiconductor device and method for fabricating the device | |
US7075133B1 (en) | Semiconductor die with heat and electrical pipes | |
JP3355353B2 (ja) | 電気コネクタ | |
WO2002017367A3 (en) | Semiconductor device having passive elements and method of making same | |
KR950030242A (ko) | 반도체장치와 그 제조방법 | |
WO1999013514A3 (en) | Electrical devices and a method of manufacturing the same | |
KR930014929A (ko) | 반도체 장치 및 그의 제조 방법 | |
TW360941B (en) | Capacitors in integrated circuits | |
IL147463A0 (en) | Solid state capacitors and methods of manufacturing them | |
WO2021247276A3 (en) | Methods for pillar connection on frontside and passive device integration on backside of die | |
KR20040014425A (ko) | 반도체 모듈 및 상기 반도체 모듈의 제조 방법 | |
US4924296A (en) | Multiple-chip semiconductor element in a case of metal and resin | |
GB1429078A (en) | Component wafer for an electrical circuit packaging structure | |
KR960030380A (ko) | 집적 회로 구조 및 이의 제조 방법 | |
KR100771262B1 (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
US6627970B2 (en) | Integrated semiconductor circuit, in particular a semiconductor memory circuit, having at least one integrated electrical antifuse structure, and a method of producing the structure | |
WO2001097285A3 (de) | Elektronisches bauteil aus einem gehäuse und einem substrat | |
KR960026882A (ko) | 집적 회로 및 그 제조방법 | |
WO2004053995A3 (de) | Halbleiterschaltungsanordnung | |
CN100401510C (zh) | 半导体装置、半导体主体及其制造方法 | |
JPS5887848A (ja) | 半導体装置 | |
US6867491B2 (en) | Metal core integrated circuit package with electrically isolated regions and associated methods | |
US20040021176A1 (en) | Integrated circuit device and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |