KR960039957A - 메모리제어신호 발생장치 - Google Patents
메모리제어신호 발생장치 Download PDFInfo
- Publication number
- KR960039957A KR960039957A KR1019950010622A KR19950010622A KR960039957A KR 960039957 A KR960039957 A KR 960039957A KR 1019950010622 A KR1019950010622 A KR 1019950010622A KR 19950010622 A KR19950010622 A KR 19950010622A KR 960039957 A KR960039957 A KR 960039957A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- signal
- switching
- memory
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 소정의 메모리를 이용하여 데이타를 압신(Companding)할 때 이를 제어하기 위한 메모리제어신호를 발생하는 장치에 관한 것이다.
본 발명은 압축률(n : m(n＞m))또는 신장률(m : n(m＜n))을 나타내는 비율에서, 작은값(m)에서 큰값(n)을 뺀 차신호를 발생하는 수단과, 스위칭수단에서 출력된 이전의 기준계수신호에 차신호 및 작은값(m)을 각각 더하여 스위칭수단에 입력할 제1 및 제2입력신호를 발생하는 수단과, 제1입력신호를 큰수(n)와 비교한 결과에 따라 스위칭제어신호를 발생하는 수단과, 스위칭제어신호에 따라 제1 또는 제2입력신호 중 하나를 선택적으로 출력하는스위칭 수단과, 스위칭제어신호를 반전하여 메모리제어신호를 발생하는 수단을 포함한다. 따라서, 본 발명에 의한 메모리제어신호 발생장치는 압축률이나 신장률에 따라 메모리의 제어신호를 적응적으로 발생할 수 있어 하드웨어량을 줄일 수 있는 효과를 가져온다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본발명에 의한 메모리제어신호 발생장치를 나타내는 블럭구성도, 제2도는 본 발명의 일 실시예에 의한 메모리제어신호 발생을 설명하기 위한 도면, 제3도는 본 발명의 다른 실시예에 의한 메모리제어신호 발생을 설명하기 위한 도면.
Claims (6)
- 데이타를 압축하고 신장하기 위한 메모리에 메모리제어신호를 발생하여 인가하는 장치에 있어서, 원래의 데이타량 대 압축된 데이타량 (n : m(n＞m))또는 원래의 데이타량 대 신장된 데이타량(m : n(m＜n))을 나타내는 비율에서, 작은값(m)에서 큰값(n)을 빼는 차신호발생수단; 스위칭수단에서 출력된 이전의 기준계수신호를 궤환입력받아 상기 차신호와 더하여 스위칭수단의 제1입력단자에 인가하는 제1입력신호발생수단; 상기 궤환입력된 이전의 기준계수신호와 상기 작은값(m)을 더하여 스위칭수단의 제2입력단자에 인가하는 제2입력신호발생수단; 상기 제1입력신호를 상기 큰수(n)와 비교하고 그 결과를 스위칭수단에 제어신호로 인가하는 스위칭제어신호발생수단; 상기 스위칭제어신호에 따라 상기 제1 또는 제2입력신호 중 하나를 선택적으로 출력하여 다음 입력신호발생에 기준이 되는 기준계수신호로 인가하는 스위칭수단; 및 상기 스위칭제어신호를 반전하여 상기 메모리에 인가하는 메모리제어신호발생수단을 포함하는 메모리제어신호 발생장치.
- 제1항에 있어서, 상기 차신호발생수단은 상기 큰값(n)을 입력받아 반전시켜 출력하는 인버터; 상기 인버터의 출력신호에 '1'을 더하는 제1가산기; 상기 제1가산기의 출력신호를 소정시간 지연시켜 출력하는 래치; 상기 래치의 출력신호에 상기 작은값(m)을 더하는 제2가산기로 구성되는 것을 특징으로 하는 메모리제어신호 발생장치.
- 제1항에 있어서, 상기 스위칭제어신호발생수단은 상기 제1입력신호가 상기 큰값(n)보다 작을 때 로우레벨(Low level)의 제어신호를 발생하고, 상기 제1입력신호가 상기 큰값(n)보다 크거나 같을 때는 하이레벨(High level)의 제어신호를 발생하는 비교기로 구성되는 것을 특징으로 하는 메모리제어신호 발생장치.
- 제3항에 있어서, 상기 스위칭수단은 상기 하이레벨의 스위칭제어신호가 인가될 때 상기 제1입력신호를 출력하고, 상기 로우레벨의 스위칭제어신호가 인가될 때 상기 제2입력신호를 출력하는 멀티플렉서로 구성되는 것을 특징으로 하는 메모리제어신호 발생장치.
- 제4항에 있어서, 상기 메모리제어신호발생수단은 상기 스위칭제어신호가 로우레벨일 때 상기 메모리에 입력되는 데이타의 기록을 금지하는 하이레벨의 기록디스인에이블신호를 발생하는 것을 특징으로 하는 메모리제어신호 발생장치.
- 제4항에 있어서, 상기 메모리제어신발생수단은 상기 스위칭제어신호가 로우레벨일 때 상기 메모리에 기록된 데이타의 독출을 금지하는 하이레벨의 독출디스인에이블신호를 발생하는 것을 특징으로 하는 메모리제어신호 발생장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950010622A KR0157548B1 (ko) | 1995-04-29 | 1995-04-29 | 메모리제어신호 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950010622A KR0157548B1 (ko) | 1995-04-29 | 1995-04-29 | 메모리제어신호 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039957A true KR960039957A (ko) | 1996-11-25 |
| KR0157548B1 KR0157548B1 (ko) | 1998-11-16 |
Family
ID=19413515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950010622A KR0157548B1 (ko) | 1995-04-29 | 1995-04-29 | 메모리제어신호 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157548B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593043B1 (ko) * | 1999-06-30 | 2006-06-26 | 삼성전자주식회사 | 영상재생기의 비율변화 제어를 위한 위치발생 장치 |
-
1995
- 1995-04-29 KR KR1019950010622A patent/KR0157548B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0157548B1 (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880013390A (ko) | 확대 비디오 영상 발생회로 | |
| KR960700607A (ko) | 인코딩 장치 및 방법(Encoding apparatus and encoding method) | |
| KR960020510A (ko) | 줄길이복호화기 | |
| KR960039957A (ko) | 메모리제어신호 발생장치 | |
| KR900013396A (ko) | Dram 콘트롤러 | |
| KR0182182B1 (ko) | 적응차분 펄스부호변조 압축회로 | |
| KR890015244A (ko) | 디지탈 클립회로 | |
| KR930011547A (ko) | 메모리를 이용한 dtmf신호 발생기 | |
| KR970025146A (ko) | 데이타압신(Companding)을 위한 메모리제어신호 및 어드레스 발생장치 | |
| KR100246318B1 (ko) | 노이즈 특성을 개선한 반도체 메모리 소자 | |
| KR890017658A (ko) | 전자악기의 adsr 데이터 출력 제어시스템 | |
| KR970007397A (ko) | 적응형 에스.티.시. 발생장치 및 그의 리미트 신호 발생 방법 | |
| KR100275269B1 (ko) | 역양자화기 | |
| KR0184479B1 (ko) | 동기형 반도체 메모리장치의 클럭 서스펜션 보장회로 | |
| KR970002403B1 (ko) | 리드-솔로몬(r-s) 디코딩 데이타의 재배열장치 | |
| KR0166733B1 (ko) | 역변형이산코사인변환 계수발생장치 | |
| KR970013691A (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
| KR970705757A (ko) | 시험 패턴 발생기(test pattern generator) | |
| KR970051113A (ko) | 메모리 엑세스 장치 및 그 방법 | |
| KR950024153A (ko) | 기록재생장치의 채널시뮤레이터 | |
| KR950033839A (ko) | 어드레스 차단회로 | |
| KR950015375A (ko) | 메모리 제어방법 및 회로 | |
| KR960019298A (ko) | 반도체 소자의 신호 변환장치 | |
| KR930017439A (ko) | 영상 데이타 압축을 위한 양자화기 | |
| KR970049131A (ko) | 디지탈화상 보간방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060629 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |