KR960035287A - Baud rate correction method and apparatus in communication repeater - Google Patents

Baud rate correction method and apparatus in communication repeater Download PDF

Info

Publication number
KR960035287A
KR960035287A KR1019950005262A KR19950005262A KR960035287A KR 960035287 A KR960035287 A KR 960035287A KR 1019950005262 A KR1019950005262 A KR 1019950005262A KR 19950005262 A KR19950005262 A KR 19950005262A KR 960035287 A KR960035287 A KR 960035287A
Authority
KR
South Korea
Prior art keywords
signal
bit
bits
counter
generating
Prior art date
Application number
KR1019950005262A
Other languages
Korean (ko)
Other versions
KR100261074B1 (en
Inventor
김만천
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019950005262A priority Critical patent/KR100261074B1/en
Publication of KR960035287A publication Critical patent/KR960035287A/en
Application granted granted Critical
Publication of KR100261074B1 publication Critical patent/KR100261074B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/36Repeater circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

본 발명은 통신 중계기에서의 보오 속도 보정방법 및 장치에 관한 것으로서, 통신 데이터의 시작 비트(start bit)를 검출하여 시작비트 검출신호를 발생시키는 시작비트검출기; 상기 시작비트 검출신호에 의거한 시작 신호와 소정의 종료 신호에 의거하여 계수를 실행하는 16비트 카운터; 상기 16비트 카운터가 계수하는 동안, 16비트를 주기로 동기신호를 발생시키는 샘플링동기신호 발생기; 상기 동기신호에 의거하여, 16비트를 계수 주기로 하고 통신 데이타의 비트수에 맞는 회수만큼 송신 신호를 발생시키는 8비트 '1'카운터; 상기 8비트 '1'카운터의 소거(clear)회수가 상기 동기신호 발생회수와 같은지를 비교하여 송신 신호를 전송하는 디지탈 비교기; 그리고 상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 송신허가신호 발생기를 포함한 것을 특징으로 하여, 수신 신호의 보오속도(Baud rate)를 정확히 유지시킴에 따라 잡음과 클럭오차에 의한 오류를 예방할 수 있다.The present invention relates to a baud rate correction method and apparatus for a communication repeater, comprising: a start bit detector for detecting a start bit of communication data and generating a start bit detection signal; A 16-bit counter that performs counting based on a start signal based on the start bit detection signal and a predetermined end signal; A sampling synchronization signal generator for generating a synchronization signal every 16 bits while the 16-bit counter counts; An 8-bit '1' counter that generates 16 bits as a count period based on the synchronization signal and generates a transmission signal as many times as the number of bits of communication data; A digital comparator for transmitting a transmission signal by comparing whether the number of clear times of the 8-bit '1' counter is equal to the number of occurrences of the synchronization signal; And a transmission permission signal generator for generating a transmission permission signal by combining the start bit detection signal and the end signal. As a result, the baud rate of the received signal is accurately maintained. Errors can be prevented.

Description

통신 중계기에서의 보오 속도 보정방법 및 장치Baud rate correction method and apparatus in communication repeater

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명에 따른 보오 속도 보정기를 적용한 RS-485 통신 중계기를 도해한 블럭도이다. 제4도는 본 발명에 따른 보오속도 보정기를 도해한 개괄적 블럭도이다.3 is a block diagram illustrating an RS-485 communication repeater employing a baud rate corrector according to the present invention. 4 is a schematic block diagram illustrating a baud rate corrector according to the present invention.

Claims (8)

통신 데이터의 시작 비트(start bit)를 검출하여 시작비트 검출신호를 발생시키는 단계; 상기 시작비트 검출신호를 이용하여 16비트 카운터(counter)의 시작신호를 발생시키는 단계; 상기 16비트 카운터가 소정의 회수를 계수하고 종료 신호를 발생시키는 단계; 상기 제16비트 카운터가 계수하는 동안, 16비트를 주기로 동기신호를 발생시키는 단계; 상기 동기신호에 의거하여 8비트 '1'카운터가 16비트를 계수 주기로 하고 통신 데이터의 비트수에 맞는 회수만큼 송신 신호를 발생시키는 단계; 상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 단계; 그리고 상기 송신허가신호가 선로 송신기에 입력되는 시점에서, 상기 송신신호가 전송되는 단계를 포함한 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정방법.Generating a start bit detection signal by detecting a start bit of the communication data; Generating a start signal of a 16-bit counter using the start bit detection signal; The 16-bit counter counting a predetermined number of times and generating an end signal; Generating a synchronization signal every 16 bits while the sixteenth bit counter counts; Generating, by an 8-bit '1' counter, a 16-bit count period based on the synchronization signal, and transmitting the signal as many times as the number of bits of the communication data; Generating a transmission permission signal by combining the start bit detection signal and the end signal; And transmitting the transmission signal at a point in time when the transmission permission signal is input to the line transmitter. 제1항에 있어서, 상기 시작비트 검출신호를 발생시키는 단계가, 샘플링 클럭 주기의 7/16 이내의 신호일 경우에는 시작비트로 인정하지 않는 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정방법.The method of claim 1, wherein the generating of the start bit detection signal is not recognized as a start bit when the signal is within 7/16 of a sampling clock period. 제1항에 있어서, 상기 16비트 카운터의 시작신호가, 상기 시작비트 검출신호를 7비트 이동(shift)한 후, 반전시킨 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정방법.2. The baud rate correction method according to claim 1, wherein the start signal of the 16-bit counter is inverted after shifting the start bit detection signal by 7 bits. 제1항에 있어서, 상기 16비트 카운터의 종료신호를 발생시키는 단계가, 상기 16비트 카운터의 계수값이 다음의 값과 같을 때 종료신호를 발생시키는 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정방법.The method of claim 1, wherein generating the end signal of the 16-bit counter generates an end signal when the count value of the 16-bit counter is equal to a next value. . T=16(Nw+Np+Ns-1)T = 16 (N w + N p + N s -1) T : 16비트 카운트(4c)의 종료 시간, Nw:통신 데이터의 워드(world)비트 수, Np:패리티 비트의 수, Ns:시작 비트의 비트 수.T: End time of 16-bit count (4c), N w : Number of word bits of communication data, N p : Number of parity bits, N s : Number of bits of start bits. 통신 데이터의 시작 비트(start bit)를 검출하여 시작비트 검출신호를 발생시키는 시작비트검출기; 상기 시작비트 검출신호에 의거한 시작 신호와 소정의 종료 신호에 의거하여 계수를 실행하는 16비트 카운터; 상기 16비트 카운터가 계수하는 동안, 16비트를 주기로 동기신호를 발생시키는 샘플링동기신호 발생기; 상기 동기신호에 의거하여, 16비트를 계수 주기로 하고 통신 데이타의 비트수에 맞는 회수만큼 송신 신호를 발생시키는 8비트 '1'카운터; 상기 8비트 '1'카운터의 소거(clear)회수가 상기 동기신호 발생회수와 같은지를 비교하여 송신 신호를 전송하는 디지탈 비교기; 그리고 상기 시작비트 검출신호와 종료 신호를 조합하여 송신허가신호를 발생시키는 송신허가신호 발생기를 포함한 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정장치.A start bit detector for detecting a start bit of the communication data to generate a start bit detection signal; A 16-bit counter that performs counting based on a start signal based on the start bit detection signal and a predetermined end signal; A sampling synchronization signal generator for generating a synchronization signal every 16 bits while the 16-bit counter counts; An 8-bit '1' counter that generates 16 bits as a count period based on the synchronization signal and generates a transmission signal as many times as the number of bits of communication data; A digital comparator for transmitting a transmission signal by comparing whether the number of clear times of the 8-bit '1' counter is equal to the number of occurrences of the synchronization signal; And a transmission permission signal generator for generating a transmission permission signal by combining the start bit detection signal and the end signal. 제5항에 있어서, 상기 시작비트 검출기가, 샘플링 클럭 주기의 7/16 이내의 신호일 경우에는 시작비트로 인정하지 않는 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정장치.6. The baud rate correction apparatus according to claim 5, wherein the start bit detector does not recognize a start bit when the start bit detector is a signal within 7/16 of a sampling clock period. 제5항에 있어서, 상기 16비트 카운터의 시작신호가, 상기 시작비트 검출신호를 7비트 이동(shift)한 후, 반전시킨 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정장치.6. The baud rate correcting apparatus according to claim 5, wherein the start signal of the 16-bit counter is inverted after shifting the start bit detection signal by 7 bits. 제5항에 있어서, 상기 16비트 카운터의 종료신호가, 상기 16비트 카운터의 계수값이 다음의 값과 같을 때 발생되는 것을 특징으로 하는 통신 중계기에서의 보오 속도 보정장치.6. The baud rate correcting apparatus according to claim 5, wherein an end signal of the 16-bit counter is generated when a count value of the 16-bit counter is equal to a next value. T=16(Nw+Np+Ns-1)T = 16 (N w + N p + N s -1) T:16비트 카운트(4c)의 종료 시간, Nw:통신 데이터의 워드(world)비트 수, Np:패리티 비트의 수, Ns:시작 비트의 비트 수.End time of the T: 16 bit count (4c), N w : Number of word bits of communication data, N p : Number of parity bits, N s : Number of bits of start bits. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950005262A 1995-03-14 1995-03-14 Method and apparatus for compensating baud rate in communication relay KR100261074B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950005262A KR100261074B1 (en) 1995-03-14 1995-03-14 Method and apparatus for compensating baud rate in communication relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950005262A KR100261074B1 (en) 1995-03-14 1995-03-14 Method and apparatus for compensating baud rate in communication relay

Publications (2)

Publication Number Publication Date
KR960035287A true KR960035287A (en) 1996-10-24
KR100261074B1 KR100261074B1 (en) 2000-07-01

Family

ID=19409778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005262A KR100261074B1 (en) 1995-03-14 1995-03-14 Method and apparatus for compensating baud rate in communication relay

Country Status (1)

Country Link
KR (1) KR100261074B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360273B1 (en) * 2000-12-28 2002-11-09 엘지전자 주식회사 Linear compensation adaptive equalizer apparatus and his controll method for digital television repeater

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360273B1 (en) * 2000-12-28 2002-11-09 엘지전자 주식회사 Linear compensation adaptive equalizer apparatus and his controll method for digital television repeater

Also Published As

Publication number Publication date
KR100261074B1 (en) 2000-07-01

Similar Documents

Publication Publication Date Title
US4080589A (en) Error density detector
GB2243269A (en) Decoding binary-coded transmissions
GB1528329A (en) Framing in data bit transmission
GB1492134A (en) Method of measuring the bit error rate of a regenerated pcm transmission path
GB1507093A (en) Arrangements for correcting slip errors in pulse-code transmission systems
JPS5577260A (en) Error detection system of digital communication unit
KR960035287A (en) Baud rate correction method and apparatus in communication repeater
JP3277948B2 (en) Digital signal receiver
AU531178B2 (en) Digital data timing recovery
JPS592417B2 (en) Communication synchronization method
KR100438980B1 (en) Automatic baud rate detection apparatus and method of asynchronous communication
GB1417325A (en) Method of indicating slippage during data transmission
JPS5614743A (en) Signal transmitter
JPS5725748A (en) Start-stop synchronizing system
KR100358353B1 (en) Running disparity error detecting apparatus and method
SU1517135A1 (en) Series-to-parallel code converter
JP2021119650A (en) Error rate measuring apparatus
KR880001024B1 (en) Data transmission system
KR970031382A (en) A device for generating block synchronizing signal for reel-solomon decoder
JPH06141056A (en) Error adding circuit
SU403110A1 (en)
KR100208931B1 (en) Rmvd device having a circuit for detecting falling-edge
ATE122516T1 (en) RECEIVER FOR AN ADDITIONAL DIGITAL SIGNAL IN A DIGITAL TRANSMISSION SYSTEM.
JPH0312815B2 (en)
JPS5787644A (en) Data relay device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee