KR960032140A - Reset Detection Circuit Using External Pulse - Google Patents

Reset Detection Circuit Using External Pulse Download PDF

Info

Publication number
KR960032140A
KR960032140A KR1019950003389A KR19950003389A KR960032140A KR 960032140 A KR960032140 A KR 960032140A KR 1019950003389 A KR1019950003389 A KR 1019950003389A KR 19950003389 A KR19950003389 A KR 19950003389A KR 960032140 A KR960032140 A KR 960032140A
Authority
KR
South Korea
Prior art keywords
pulse
count value
power
reset signal
down mode
Prior art date
Application number
KR1019950003389A
Other languages
Korean (ko)
Other versions
KR0146086B1 (en
Inventor
전태이
Original Assignee
이종수
Lg 산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, Lg 산전 주식회사 filed Critical 이종수
Priority to KR1019950003389A priority Critical patent/KR0146086B1/en
Publication of KR960032140A publication Critical patent/KR960032140A/en
Application granted granted Critical
Publication of KR0146086B1 publication Critical patent/KR0146086B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Abstract

본발명은 외부펄스를 이용한 리셋감지회로 및 방법에 관한 것으로, 종래에는 마이크로 프로세서가 계속적으로 액티브(ACTIVE)상태에 있어야 타이머로부터 인터럽트 신호를 인식하여 이전 카운트값을 읽을수 있으므로 이러한 경우 소비전력이 많으므로 비효율적이고 터빈이나 회전자가 움직이지 않아 펄스가 발생하지 않아도 타이머에 의해 계속적으로 리드(READ)/라이트(WRITE)작업을 수행해야하는 번거로움과 불필요한 동작으로 인하여 효율이 떨어지는 등의 문제점이 있다. 따라서 본발명은 파워 온시 마이크로프로세서가 액티브 모드로 동작하다가 리셋신호가 입력되면 처음부터 프로그램을 수행하여 동작이 완료되면 계속해서 동작하지 않고 리셋 신호가 올때까지 대기상태로 유지하고 있다가 리셋신호가 입력되면 다시 파워다운 모드를 수행하는 동작을 반복함으로써 소비전력을 1/100정도 줄일수 있도록 한다.The present invention relates to a reset detection circuit and method using an external pulse, conventionally, since the microprocessor must be in an active state continuously to recognize the interrupt signal from the timer and read the previous count value, in this case, the power consumption is high. Inefficient, there is a problem that the efficiency is reduced due to the hassle and unnecessary operation of continuously performing the READ / WRITE operation by the timer even if a pulse does not occur because the turbine or the rotor does not move. Therefore, in the present invention, the microprocessor operates in the active mode at power-on, and when the reset signal is input, the program is executed from the beginning. When the operation is completed, the microprocessor does not continue to operate. When the power supply mode is repeated, the power consumption can be reduced by about 1/100.

Description

외부펄스를 이용한 리셋 감지장치Reset sensing device using external pulse

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제4도는 본발명의 외부펄스를 이용한 리셋 감지회로도4 is a reset detection circuit using an external pulse of the present invention

제5도는 제4도에서 각부의 입출력 파형도5 is an input and output waveform diagram of each part in FIG.

내용 없음No content

Claims (3)

주변의 모든 회로를 제어함과 동시에 파워 다운 모드에서 동작하는 마이크로 프로세서와 상기 마이크로 프로세서의 OS프로그램을 저장하고 외부소자의 변화에 따른 변화된 데이터값을 임시로 저장하거나 그 저장된 정보를 출력하는 저장수단과 현재의 시간을 카운트하여 상기 마으크로 프로세서로 전송함과 아울러 다른 소자와 관계없이 일정한 펄스를 발생하는 타이머와 터빈 및 회전자의 회전수를 감지하고 그 회전수에 따른 펄스를 발생하는 펄스발생수단과 상기 펄스 발생수단의 펄스와 타이머의 펄스를 각각 입력받아 리셋 신호를 발생하는 리셋신호발생수단과 상기 펄스발생수단으로부터 발생하는 펄스를 카운트하는 이전 카운트로 구성된 것을 특징으로 하는 외부펄스를 이용한 리셋 감지회로.A microprocessor operating in a power-down mode while controlling all surrounding circuits, and storing means for storing an OS program of the microprocessor and temporarily storing changed data values according to changes of an external device or outputting the stored information; A pulse generating means for counting a current time and transmitting it to the microprocessor and detecting a rotation speed of a turbine and a rotor and a timer for generating a constant pulse irrespective of other devices, and generating a pulse according to the rotation speed; Reset detection circuit using an external pulse comprising a reset signal generating means for generating a reset signal by receiving the pulse of the pulse generating means and a pulse of the timer, respectively, and a previous count for counting pulses generated from the pulse generating means. . 제1항에 있어서, 리셋 신호 발생수단은 타이머의 일정펄스를 전송 또는 차단하여 주는 앤드게이트와 상기 앤드게이트를 통해 전달되는 펄스의 하강에지시 펄스발생기의 펄스를 출력하는 디플립플롭과 상기 디플릭플롭의 출력과 펄스발생기의 펄스를 배타적 노아링하여 리셋신호를 발생하는 익스클루시브 노아게이트로 구성된 것을 특징으로 하는 외부펄스를 이용한 리셋 감지회로.The deflip-flop and the deflector of claim 1, wherein the reset signal generating means outputs an AND gate for transmitting or blocking a predetermined pulse of a timer, and a pulse of the pulse generator when the falling edge of the pulse transmitted through the AND gate is output. A reset detection circuit using an external pulse, comprising an exclusive no-gate that generates a reset signal by exclusively ringing the output of the flop and the pulse of the pulse generator. 리셋신호 입력시 파워 다운 모드인지를 체크하는 제1단계와 상기 단계에서 파워 다 운모드가 아니면 초기화작업을 행한후 이진 운트값을 읽어들이고 파워다운모드이면 바로 이전카운트값을 읽어들이는 제2단계와 상기 단계에서 읽어들인 카운트값을 이전의 카운트값과 비교하는 제3단계와 상기 단계에서의 현재의카운트값이 이전의 카운트 값보다 크면 새로운 펄스신호가 입력되었다고 판단하여 현재의 카운트값을 메모리에 라이트하고 파워다운 모드로 들어가 리셋신호를 기다리고 크지않으면 바로 파워다운모드로 들어가도록 하는 제4단계로 이루어진 것을 특징으로 하는 외부펄스를 이용한 리셋감지방법.The first step of checking whether the reset signal is in the power-down mode and the second step of reading the binary count value after performing an initialization operation if not in the power-down mode and immediately reading the previous count value in the power-down mode. And comparing the count value read in the step with the previous count value and if the current count value in the step is larger than the previous count value, it is determined that a new pulse signal is input and the current count value is stored in the memory. A reset detection method using an external pulse, comprising a fourth step of entering a power down mode while waiting for a reset signal to enter a power down mode. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950003389A 1995-02-21 1995-02-21 Reset detecting circuit using outer pulse KR0146086B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003389A KR0146086B1 (en) 1995-02-21 1995-02-21 Reset detecting circuit using outer pulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003389A KR0146086B1 (en) 1995-02-21 1995-02-21 Reset detecting circuit using outer pulse

Publications (2)

Publication Number Publication Date
KR960032140A true KR960032140A (en) 1996-09-17
KR0146086B1 KR0146086B1 (en) 1998-09-15

Family

ID=19408556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003389A KR0146086B1 (en) 1995-02-21 1995-02-21 Reset detecting circuit using outer pulse

Country Status (1)

Country Link
KR (1) KR0146086B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697198B1 (en) * 2004-03-08 2007-03-21 엘지전자 주식회사 Indoor unit of air-conditioner

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697198B1 (en) * 2004-03-08 2007-03-21 엘지전자 주식회사 Indoor unit of air-conditioner

Also Published As

Publication number Publication date
KR0146086B1 (en) 1998-09-15

Similar Documents

Publication Publication Date Title
US6823224B2 (en) Data processing system having an on-chip background debug system and method therefor
US5408639A (en) External memory access control for a processing system
US5867718A (en) Method and apparatus for waking up a computer system via a parallel port
KR0171942B1 (en) Burst length detection circuit
US7895457B2 (en) Memory card with power saving
RU2001130347A (en) Protecting the core of a computing device from unauthorized changes from the outside
US5717907A (en) Method and apparatus for generating a reset pulse responsive to a threshold voltage and to a system clock
KR100190385B1 (en) Page mode mask rom using 2 stage latch and its controlling method
KR960032140A (en) Reset Detection Circuit Using External Pulse
US8806066B2 (en) Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals
US6118709A (en) Externally controlled power on reset device for non-volatile memory in integrated circuit form
KR100618688B1 (en) Power up circuit
KR920001318A (en) Microprocessor
KR100316520B1 (en) Microcontroller with Malfunction Protection
JP3370807B2 (en) Information processing device
KR930009778B1 (en) Resetting circuit
KR100201005B1 (en) Power management control method
KR100266627B1 (en) Power down circuit
EP0406442B1 (en) Data write control means
KR100304932B1 (en) Bus Stabilizer
KR200360607Y1 (en) Weight generation circuit
JP3245903B2 (en) Semiconductor peripheral devices
KR19990054263A (en) Register clear circuit of peripheral device
JPH04353670A (en) Disk-change-signal generating circuit
KR19990057785A (en) Reset Signal Detection Circuit Using Clock Signal

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee