KR100316520B1 - Microcontroller with Malfunction Protection - Google Patents
Microcontroller with Malfunction Protection Download PDFInfo
- Publication number
- KR100316520B1 KR100316520B1 KR1019980062234A KR19980062234A KR100316520B1 KR 100316520 B1 KR100316520 B1 KR 100316520B1 KR 1019980062234 A KR1019980062234 A KR 1019980062234A KR 19980062234 A KR19980062234 A KR 19980062234A KR 100316520 B1 KR100316520 B1 KR 100316520B1
- Authority
- KR
- South Korea
- Prior art keywords
- noise
- counter
- reference clock
- signal
- microcontroller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Abstract
본 발명은 오동작 방지 장치를 내장한 마이크로 콘트롤러에 관한 것으로, 종래의 기술에 있어서 정상동작중 전력 버스에 노이즈가 실리게 되면, 상기 노이즈에 의하여 어드레스 버스에 잘못된 데이터가 실리거나 제어 레지스터가 기준클럭을 정지시킴으로써, 마이크로 콘트롤러가 정지되어 오동작하는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 크리스탈 발진 신호를 입력받아 제1,제2 기준클럭을 출력하는 클럭 발생부와; 상기 제1 기준클럭에 의해 인에이블되어 어드레스 버스를 통해 해당 어드레스의 데이터를 입출력하는 프로그램 메모리와; 전원에 포함된 노이즈를 감지하는 노이즈 감지부와; 상기 노이즈 감지부의 노이즈 감지 신호에 의해 상기 제2 기준클럭을 카운팅하는 카운터와; 상기 제1 기준클럭에 의해 인에이블되어 각부의 동작을 제어함과 아울러 상기 노이즈 감지부의 노이즈 감지 신호에 의해 상기 클럭 발생부의 동작을 중단시키고, 상기 카운터의 카운팅 완료 신호에 의해 다시 동작시키는 중앙 처리 장치로 구성한 장치를 제공하여 전력 노이즈를 감지하는 감지수단을 통해 노이즈가 없어질 때까지 상기 마이크로 콘트롤러를 일시정지시켜 상기 전력노이즈에 의한 오동작을 방지하는 효과가 있다.The present invention relates to a microcontroller incorporating a malfunction prevention device. In the conventional art, when noise is applied to a power bus during normal operation, wrong data is loaded on an address bus due to the noise or a control register reads a reference clock. By stopping, there was a problem that the microcontroller stopped and malfunctioned. Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and includes: a clock generator for receiving a crystal oscillation signal and outputting first and second reference clocks; A program memory enabled by the first reference clock to input / output data of a corresponding address through an address bus; A noise detector for detecting noise included in a power supply; A counter for counting the second reference clock based on the noise detection signal of the noise detection unit; The central processing unit is enabled by the first reference clock to control the operation of each unit, and stops the operation of the clock generation unit by the noise detection signal of the noise detection unit, and operates again by the counting completion signal of the counter. By providing a device configured to the power through the sensing means for detecting the power noise is suspended by the micro-controller until the noise is eliminated has the effect of preventing the malfunction caused by the power noise.
Description
본 발명은 오동작 방지 장치를 내장한 마이크로 콘트롤러에 관한 것으로, 특히 마이크로 콘트롤러에 있어서 전력 노이즈를 감지하는 감지수단을 구비하여 상기 마이크로 콘트롤러를 일시 정지시켜 상기 전력노이즈에 의한 오동작을 방지하는 오동작 방지 장치를 내장한 마이크로 콘트롤러에 관한 것이다.The present invention relates to a microcontroller having a built-in malfunction preventing device. In particular, the microcontroller includes a sensing means for sensing power noise to temporarily stop the microcontroller to prevent a malfunction caused by the power noise. It relates to a built-in microcontroller.
도 1은 종래 마이크로 콘트롤러의 구성을 보인 블록도로서, 이에 도시된 바와 같이 크리스탈 발진 신호(XTAL)를 입력받아 기준클럭(CLK)을 출력하는 클럭 발생부(10)와; 상기 기준클럭(CLK)에 의해 인에이블되어 어드레스 버스(ADD)를 통해 입력되는 명령 어드레스(Instruction Address)에 따라 해당 어드레스의 데이터를 입출력하는 프로그램 메모리(30)와; 상기 기준클럭(CLK)에 의해 인에이블되어 각부의 동작을 제어하는 중앙 처리 장치(20)로 구성되며, 상기 중앙 처리 장치(20)는 상기 명령 어드레스를 발생시키는 프로그램 카운터(Program Counter)(21)와; 상기 클럭 발생부(10)의 동작을 정지시키는 아이들 비트(Idle Bit)를 저장하고 있는 제어 레지스터(22)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 상세히 설명한다.FIG. 1 is a block diagram showing a configuration of a conventional microcontroller, and includes a clock generator 10 receiving a crystal oscillation signal XTAL and outputting a reference clock CLK as shown in the drawing; A program memory 30 which is enabled by the reference clock CLK and inputs / outputs data of a corresponding address according to an instruction address input through an address bus ADD; And a central processing unit 20 that is enabled by the reference clock CLK to control operations of each unit, and the central processing unit 20 generates a program counter 21 that generates the command address. Wow; It is composed of a control register 22 for storing the idle bit (Idle Bit) for stopping the operation of the clock generator 10, the operation process according to the prior art configured as described above will be described in detail.
우선, 클리스탈 발진기(미도시)에서 발생한 클럭(XTAL)을 입력받은 클럭 발생부(10)는 기준클럭(CLK)을 중앙 처리 장치(20)와 프로그램 메모리(30) 및 주변회로(미도시)에 공급하게 됨에 따라 마이크로 콘트롤러가 동작하게 된다.First, the clock generator 10 that receives the clock XTAL generated by the crystal oscillator (not shown) sets the reference clock CLK to the central processing unit 20, the program memory 30, and the peripheral circuit (not shown). The microcontroller will operate as it is supplied to.
그리고, 상기 중앙 처리 장치(20)는 프로그램 카운터(21)를 이용하여 어드레스 버스(ADD)를 통해 상기 프로그램 메모리(30)를 억세스하여 해당 어드레스의 데이터를 입출력하게 된다.The CPU 20 accesses the program memory 30 through the address bus ADD using the program counter 21 to input and output data of the corresponding address.
여기서, 상기 중앙 처리 장치(20)는 제어 레지스터(22)에 저장된 아이들비트(IDLE)를 이용하여 상기 클럭 발생부(10)의 기준클럭(CLK)을 제어하게 된다.Here, the CPU 20 controls the reference clock CLK of the clock generator 10 using the idle bit IDLE stored in the control register 22.
즉, 상기 클럭 발생부(10)에 상기 아이들 신호가 고전위로 인가되면, 상기 클럭 발생부(10)의 동작이 정지됨에 따라 상기 중앙 처리 장치(20) 및 프로그램 메모리(30)의 동작이 정지된다.That is, when the idle signal is applied to the clock generator 10 at high potential, the operation of the CPU 20 and the program memory 30 are stopped as the clock generator 10 is stopped. .
상기와 같이 종래의 기술에 있어서 정상동작중 전력 버스에 노이즈가 실리게 되면, 상기 노이즈에 의하여 어드레스 버스에 잘못된 데이터가 실리거나 제어 레지스터가 기준클럭을 정지시킴으로써, 마이크로 콘트롤러가 정지되어 오동작하는 문제점이 있었다.As described above, when the noise is loaded on the power bus during the normal operation, the microcontroller is stopped and malfunctions because the wrong data is loaded on the address bus or the control register stops the reference clock due to the noise. there was.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 전력 노이즈를 감지하는 감지수단을 구비하여 상기 마이크로 콘트롤러를 일시 정지시킴으로써 상기 전력노이즈에 의한 오동작을 방지하는 오동작 방지 장치를 내장한 마이크로 콘트롤러를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and includes a detection means for detecting power noise to suspend the microcontroller to temporarily stop a malfunction caused by the power noise. Its purpose is to provide a microcontroller.
도 1은 종래 마이크로 콘트롤러의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional microcontroller.
도 2는 본 발명 오동작 방지 장치를 내장한 마이크로 콘트롤러의 구성을 보인 회로도.Figure 2 is a circuit diagram showing the configuration of a microcontroller incorporating the present invention malfunction prevention device.
도 3은 도 2에서 노이즈 감지부내 엔모스 트랜지스터의 개략적 단면도.FIG. 3 is a schematic cross-sectional view of the NMOS transistor in the noise detector of FIG. 2. FIG.
도 4는 도 2에서 노이즈 감지부의 각부 전압 파형도.4 is a voltage waveform diagram of each part of the noise detector of FIG. 2.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
100 : 클럭 발생부 110 : 중앙 처리 장치100: clock generator 110: central processing unit
111 : 프로그램 카운터 112 : 레지스터111: program counter 112: register
113 : 제어 레지스터 114 : 논리합게이트113: control register 114: logic gate
120 : 프로그램 메모리 130 : 노이즈 감지부120: program memory 130: noise detector
140 : 카운터 PM1 : 피모스 트랜지스터140: counter PM1: PMOS transistor
NM1 : 엔모스 트랜지스터 INV : 인버터NM1: NMOS transistor INV: Inverter
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 크리스탈 발진 신호를 입력받아 제1,제2 기준클럭을 출력하는 클럭 발생부와; 상기 제1 기준클럭에 의해 인에이블되어 어드레스 버스를 통해 해당 어드레스의 데이터를 입출력하는 프로그램 메모리와; 전원에 포함된 노이즈를 감지하는 노이즈 감지부와; 상기 노이즈 감지부의 노이즈 감지 신호에 의해 상기 제2 기준클럭을 카운팅하는 카운터와; 상기 제1 기준클럭에 의해 인에이블되어 각부의 동작을 제어함과 아울러 상기 노이즈 감지부의노이즈 감지신호에 의해 상기 클럭 발생부의 동작을 중단시키고, 상기 카운터의 카운팅 완료 신호에 의해 다시 동작시키는 중앙 처리 장치로 구성하여 된 것을 특징으로 한다.According to an aspect of the present invention, there is provided a clock generation unit configured to receive a crystal oscillation signal and output first and second reference clocks; A program memory enabled by the first reference clock to input / output data of a corresponding address through an address bus; A noise detector for detecting noise included in a power supply; A counter for counting the second reference clock based on the noise detection signal of the noise detection unit; The central processing unit is enabled by the first reference clock to control the operation of each unit, and stops the operation of the clock generation unit by the noise detection signal of the noise detection unit, and operates again by the counting completion signal of the counter. Characterized in that configured to.
상기 중앙 처리 장치는 어드레스 버스를 통해 입력되는 명령 어드레스에 따라 해당 어드레스의 데이터를 입출력하는 프로그램 카운터와; 상기 프로그램 카운터의 이전 어드레스를 저장하는 레지스터와; 노이즈 감지신호에 의해 제1 아이들 신호를 인에이블시키고, 카운팅 완료 신호에 의해 상기 제1 아이들 신호를 디스에이블시킴과 아울러 제2 아이들 신호를 출력하는 제어 레지스터로 구성하여 된 것을 특징으로 한다.The central processing unit includes a program counter for inputting and outputting data of an address according to a command address input through an address bus; A register to store a previous address of the program counter; And a control register configured to enable the first idle signal by the noise detection signal, disable the first idle signal by the counting completion signal, and output the second idle signal.
상기 노이즈 감지부는 게이트가 접지 버스에 연결되고, 소오스는 서브 저항을 통해 시간이 지연된 상기 접지 버스에 연결한 엔모스 트랜지스터와; 전원전압과 상기 엔모스 트랜지스터의 드레인사이에 접속하여 게이트에 접지전압을 인가받는 피모스 트랜지스터와; 상기 피모스 트랜지스터의 드레인의 전압을 반전하여 출력하는 인버터로 구성하여 된 것을 특징으로 한다.The noise detector includes: an NMOS transistor having a gate connected to a ground bus, and a source connected to the ground bus having a time delay through a sub resistor; A PMOS transistor connected between a power supply voltage and a drain of the NMOS transistor to receive a ground voltage at a gate thereof; And an inverter for inverting and outputting the drain voltage of the PMOS transistor.
상기 카운터는 노이즈 감지부의 노이즈 감지 신호를 인가받아 리셋되어 클럭단의 기준클럭을 카운팅하여 기설정된 값이상이면 중앙 처리 장치를 동작시키는 것을 특징으로 한다.The counter may be reset by receiving a noise detection signal of the noise detector and counting a reference clock at a clock stage to operate the CPU when the counter is greater than or equal to a predetermined value.
이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the operation and effect of an embodiment of the present invention will be described in detail.
도 2는 본 발명 오동작 방지 장치를 내장한 마이크로 콘트롤러의 구성을 보인 회로도로서, 이에 도시한 바와 같이 크리스탈 발진 신호(XTAL)를 입력받아 제1,제2 기준클럭(CLK1)(CLK2)을 출력하는 클럭 발생부(100)와; 상기 제1 기준클럭 (CLK1)에 의해 인에이블되어 어드레스 버스(ADD)를 통해 해당 어드레스의 데이터를 입출력하는 프로그램 메모리(120)와; 전원에 포함된 노이즈를 감지하는 노이즈 감지부(130)와; 상기 노이즈 감지부(130)의 노이즈 감지 신호(IS)에 의해 상기 제2 기준클럭(CLK2)을 카운팅하는 카운터(140)와; 상기 제1 기준클럭(CLK1)에 의해 인에이블되어 각부의 동작을 제어함과 아울러 상기 노이즈 감지부(130)의 노이즈 감지 신호(IS)에 의해 상기 클럭 발생부(100)의 동작을 중단시키고, 상기 카운터 (140)의 카운팅 완료 신호(CF)에 의해 다시 상기 클럭 발생부(100)를 동작시키는 중앙 처리 장치(110)로 구성하며, 상기 중앙 처리 장치(110)는 상기 어드레스 버스 (ADD)를 통해 입력되는 명령 어드레스에 따라 해당 어드레스의 데이터를 입출력하는 프로그램 카운터(111)와; 상기 프로그램 카운터(111)의 이전 어드레스를 저장하는 레지스터(112)와; 노이즈 감지 신호(IS)에 의해 아이들 신호(IDLE1)를 인에이블시키고, 카운팅 완료 신호(CF)에 의해 상기 아이들 신호(IDLE1)를 디스에이블시킴과 아울러 아이들 신호(IDLE2)를 출력하는 제어 레지스터(113)와; 상기 제1,제2 아이들 신호(IDLE1)(IDLE2)를 입력받아 이를 논리합 연산하여 출력하는 논리합 게이트(114)로 구성하며, 상기 노이즈 감지부(130)는 게이트가 접지 버스(GND)에 연결하고, 소오스는 서브 저항(R)을 거쳐서 시간이 지연된 상기 접지 버스(GND)에 연결한 엔모스 트랜지스터(NM1)와; 전원전압(VCC)과 상기 엔모스 트랜지스터(NM1)의 드레인사이에 접속하여 게이트에 접지전압을 인가받는 피모스 트랜지스터(PM1)와; 상기 피모스 트랜지스터(PM1)의 드레인의 전압을 반전하여 출력하는 인버터(INV)로 구성하며, 상기 엔모스 트랜지스터는 도 3과 같이 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 4를 참조하여 상세히 설명한다.FIG. 2 is a circuit diagram illustrating a microcontroller incorporating a malfunction prevention device of the present invention, and as shown therein, receives a crystal oscillation signal XTAL and outputs first and second reference clocks CLK1 and CLK2. A clock generator 100; A program memory (120) enabled by the first reference clock (CLK1) to input / output data of a corresponding address through an address bus (ADD); A noise detector 130 for detecting noise included in a power supply; A counter (140) for counting the second reference clock (CLK2) by the noise detection signal (IS) of the noise detector (130); Enabled by the first reference clock (CLK1) to control the operation of each part, and stops the operation of the clock generator 100 by the noise detection signal (IS) of the noise detector 130, The central processing unit 110 operates the clock generator 100 again by the counting completion signal CF of the counter 140, and the central processing unit 110 controls the address bus ADD. A program counter 111 for inputting and outputting data of the corresponding address according to the command address inputted through the program address; A register (112) for storing a previous address of the program counter (111); The control register 113 enables the idle signal IDLE1 by the noise detection signal IS, disables the idle signal IDLE1 by a counting completion signal CF, and outputs the idle signal IDLE2. )Wow; And a logic sum gate 114 that receives the first and second idle signals IDLE1 and IDLE2 and outputs the logic sum operation. The noise detector 130 has a gate connected to the ground bus GND. The source includes an NMOS transistor NM1 connected to the ground bus GND having a time delay through a sub resistor R; A PMOS transistor PM1 connected between a power supply voltage VCC and a drain of the NMOS transistor NM1 to receive a ground voltage at a gate thereof; Inverter (INV) to invert the output voltage of the drain of the PMOS transistor (PM1) and the output, the NMOS transistor is configured as shown in Figure 3, Figure 4 is attached to the operation process according to the present invention It will be described in detail with reference to.
우선, 마이크로 콘트롤러의 전력 버스에 노이즈가 인가되지 않은 경우, 노이즈 감지부(130)내 피모스 트랜지스터(PM1)는 저항이 매우 큰 풀업 트랜지스터이고, 엔모스 트랜지스터(NM1)는 게이트가 접지 버스(GND)에 연결되고 소오스는 피서브스트레이트에 연결하므로, 인버터(INV)는 상기 피모스 트랜지스터(PM1)를 통해 전원전압(VCC)을 입력받아 이를 반전하여 접지전압을 출력한다.First, when noise is not applied to the power bus of the microcontroller, the PMOS transistor PM1 in the noise detector 130 is a pull-up transistor having a very high resistance, and the NMOS transistor NM1 has a gate connected to the ground bus GND. ) And the source is connected to the substrate, the inverter INV receives the power supply voltage VCC through the PMOS transistor PM1 and inverts it to output a ground voltage.
따라서, 상기 노이즈 감지부(130)는 노이즈 감지 신호(IS)를 저전위로 출력하고, 이에 마이크로 콘트롤러는 종래 도 1과 같이 동작한다.Accordingly, the noise detector 130 outputs the noise detection signal IS at a low potential, and thus the microcontroller operates as shown in FIG. 1.
그리고, 상기 접지 버스(GND)의 전압(도 4의 (A))에 노이즈가 실리면, 상기 엔모스 트랜지스터(NM1)의 게이트에 상기 접지 버스(GND)를 통해 접지전압이 인가되고, 소오스에는 서브 저항(R)을 거쳐서 시간이 지연된 접지전압이 인가됨에 따라 일시적으로 게이트와 소오스 사이의 전압이 상기 엔모스 트랜지스터(NM1)의 문턱전압(Threshold Voltage)보다 높아지는 순간, 상기 엔모스 트랜지스터(NM1)가 턴온되어 인버터(INV)로 고전위를 출력한다.When noise is applied to the voltage of the ground bus GND (FIG. 4A), the ground voltage is applied to the gate of the NMOS transistor NM1 through the ground bus GND. As the time-delayed ground voltage is applied through the sub resistor R, the voltage between the gate and the source temporarily becomes higher than the threshold voltage of the NMOS transistor NM1, and the NMOS transistor NM1. Is turned on to output a high potential to the inverter (INV).
따라서, 상기 노이즈 감지부(130)의 노이즈 감지 신호(IS)가 고전위가 되면, 이를 인가받은 카운터(140)가 카운팅을 시작함과 동시에 제어 레지스터(113)의 아이들 신호(IDLE1)를 인에이블시키므로, 이를 입력받은 논리합 게이트(114)는 고전위를 출력하여 상기 클럭 발생부(100)의 제1 기준클럭(CLK1)을 정지시켜 프로그램 메모리(120) 및 중앙 처리 장치(110)는 동작을 중단한다.Therefore, when the noise detection signal IS of the noise detection unit 130 becomes high potential, the counter 140 receives the start of counting and enables the idle signal IDLE1 of the control register 113. Since the logic sum gate 114 receives the high potential and stops the first reference clock CLK1 of the clock generator 100, the program memory 120 and the central processing unit 110 stop the operation. do.
이때, 상기 프로그램 카운터(111)의 어드레스를 레지스터(112)에 저장하여 현재의 위치를 저장한다.At this time, the address of the program counter 111 is stored in the register 112 to store the current position.
여기서, 상기 접지 버스(GND)의 전압을 입력받은 상기 엔모스 트랜지스터 (NM1)의 출력전압은 도 4의 (B)와 같이 상기 인버터(INV)로 출력하고, 이를 반전하는 상기 인버터(INV)는 도 4의 (C)와 같이 출력하고, 이에 상기 제어 레지스터 (113)는 제1 아이들 신호(IDLE)의 전압을 도 4의 (D)와 같이 출력한다.Here, the output voltage of the NMOS transistor NM1 receiving the voltage of the ground bus GND is output to the inverter INV as shown in FIG. 4B, and the inverter INV that inverts this is As shown in FIG. 4C, the control register 113 outputs the voltage of the first idle signal IDLE as shown in FIG. 4D.
그리나, 상기 클럭 발생부(100)의 제2 기준클럭(CLK2)을 계속 출력하고, 이를 카운팅하는 상기 카운터(140)는 기설정된 값이상 클럭이 인가되면 카운팅 완료 신호(CF)를 상기 제어 레지스터(113)로 출력하여, 상기 아이들 신호(IDLE2)를 디스에이블시켜 상기 클럭 발생부(100)의 제1 기준클럭(CLK1)을 동작시킨다.However, the counter 140 continuously outputting the second reference clock CLK2 of the clock generator 100, and counting the counter 140 receives a counting completion signal CF when a clock equal to or greater than a predetermined value is applied. 113, the idle signal IDLE2 is disabled to operate the first reference clock CLK1 of the clock generator 100.
또한, 상기 카운팅 완료 신호(CF)를 입력받은 상기 레지스터(112)는 저장된 어드레스를 상기 프로그램 카운터(111)로 출력하여 노이즈가 발생하기 직전의 어드레스를 입력받아 정상적인 동작을 다시 수행한다.In addition, the register 112 receiving the counting completion signal CF outputs the stored address to the program counter 111 to receive an address immediately before noise is generated and perform normal operation again.
상기에서 상세히 설명한 바와 같이, 본 발명은 전력 노이즈를 감지하는 감지수단을 구비하여 노이즈가 없어질 때까지 상기 마이크로 콘트롤러를 일시 정지시켜 상기 전력노이즈에 의한 오동작을 방지하는 효과가 있다.As described in detail above, the present invention includes a sensing means for detecting power noise, thereby stopping the microcontroller until the noise disappears, thereby preventing malfunction of the power noise.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062234A KR100316520B1 (en) | 1998-12-30 | 1998-12-30 | Microcontroller with Malfunction Protection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062234A KR100316520B1 (en) | 1998-12-30 | 1998-12-30 | Microcontroller with Malfunction Protection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000045666A KR20000045666A (en) | 2000-07-25 |
| KR100316520B1 true KR100316520B1 (en) | 2002-02-19 |
Family
ID=19568920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980062234A KR100316520B1 (en) | 1998-12-30 | 1998-12-30 | Microcontroller with Malfunction Protection |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100316520B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403339B1 (en) * | 2001-06-30 | 2003-10-30 | 주식회사 하이닉스반도체 | Program counter controlled processor |
| KR100442290B1 (en) * | 2001-09-19 | 2004-07-30 | 주식회사 하이닉스반도체 | A circuit for controlling program counter |
| KR100459225B1 (en) * | 2002-06-29 | 2004-12-03 | 매그나칩 반도체 유한회사 | Processor Having Frame Structure |
| KR100953692B1 (en) * | 2007-10-12 | 2010-04-19 | (주)트리매드랩 | The Recognition Device and Method of Malfunction Counter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980011462A (en) * | 1996-07-26 | 1998-04-30 | 문정환 | A light malfunction prevention circuit of a semiconductor memory |
| KR0177741B1 (en) * | 1995-11-30 | 1999-05-15 | 윤종용 | Microcontroller having error detection circuit |
-
1998
- 1998-12-30 KR KR1019980062234A patent/KR100316520B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0177741B1 (en) * | 1995-11-30 | 1999-05-15 | 윤종용 | Microcontroller having error detection circuit |
| KR980011462A (en) * | 1996-07-26 | 1998-04-30 | 문정환 | A light malfunction prevention circuit of a semiconductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000045666A (en) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172546B1 (en) | Method and apparatus to monitor a characteristic associated with an electronic device | |
| US7389437B2 (en) | Semiconductor circuit with mask register | |
| KR100557590B1 (en) | Auto refresh control circuit of a semiconductor memory device | |
| US6101144A (en) | Integrated circuit memory devices having automatically induced standby modes and methods of operating same | |
| KR100316520B1 (en) | Microcontroller with Malfunction Protection | |
| US5479644A (en) | Microcomputer having an oscillator part with variable driving ability | |
| KR100318420B1 (en) | A pipe register in synchronous semiconductor memory device | |
| KR100486261B1 (en) | Skew Free Dual Rail Bus Driver | |
| KR100203140B1 (en) | Semiconductor storage device | |
| JP3762558B2 (en) | Semiconductor memory device, output signal control method and output signal control circuit in semiconductor memory device | |
| US6198319B1 (en) | Power-on circuit built in IC | |
| JP4021898B2 (en) | Semiconductor integrated circuit device and method for controlling semiconductor integrated circuit device | |
| KR100543933B1 (en) | Initializing signal generator in semiconductor memory device | |
| KR100455736B1 (en) | Output Buffer Circuit with Preset Function_ | |
| US5942924A (en) | Digital circuit for conserving static current in an electronic device | |
| JP2004208108A (en) | Integrated circuit | |
| KR100367697B1 (en) | Initialization signal generation circuit of synchronous memory device | |
| KR100407569B1 (en) | Oscillator circuit with oscillation control function | |
| KR101153997B1 (en) | Circuit for generating clock | |
| KR100204798B1 (en) | Mode register | |
| EP0458362A2 (en) | Low power consumption programmable logic array (PLA) and data processing system incorporating the PLA | |
| KR20000067412A (en) | Integrated Circuit Memory Device Having Mode Register Set Circuit | |
| KR0157925B1 (en) | Reset time variable apparatus for system | |
| KR0132748B1 (en) | Power-up control circuit of semiconductor device | |
| KR100596864B1 (en) | Power supply controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130813 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |