KR960028298A - Video picture display method and video display device of first and second received video signals - Google Patents

Video picture display method and video display device of first and second received video signals

Info

Publication number
KR960028298A
KR960028298A KR1019940050388A KR19940050388A KR960028298A KR 960028298 A KR960028298 A KR 960028298A KR 1019940050388 A KR1019940050388 A KR 1019940050388A KR 19940050388 A KR19940050388 A KR 19940050388A KR 960028298 A KR960028298 A KR 960028298A
Authority
KR
South Korea
Prior art keywords
video
signal
signals
synchronization
display device
Prior art date
Application number
KR1019940050388A
Other languages
Korean (ko)
Inventor
엔드레쓰 볼프강
Original Assignee
베르너 스튜덴트
소니 베가 프로두크티온 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베르너 스튜덴트, 소니 베가 프로두크티온 게엠베하 filed Critical 베르너 스튜덴트
Priority to KR1019940050388A priority Critical patent/KR960028298A/en
Publication of KR960028298A publication Critical patent/KR960028298A/en

Links

Abstract

두개의 독립 비디오 신호를 동시에 디스플레이 하는 방법 및 장치가 개시된다. 본 발명이 장치는 50Hz의 필드 주파수를 갖는 PAL방식에서 제1 및 제2 비디오 신호를 수신하는 비디오 신호 입력단자(2,6)와, 상기 비디오 신호 입력단자(2,6)에 접속된 Y/C프로세서(7,8)와, 상기 Y/C프로세서에 접속된 A/D변환기(16,24)와, 상기 A/D변환기로부터의 디지탈 Y/U/V신호를 저장하는 랜덤 블럭 어드레싱 모드를 갖는 2개의 포트 필드 메모리(17,22)와, 상기 필드 메모리(17,22)의 출력에 접속되어 R/G/B 신호로 변환되는 아날로그 Y/U/V 신호를 유동하여 디스플레이(10)로 공급하는 D/A 변환기(19), 및 제1 및 제2 비디오 신호의 동기 신호들과 동기하여 제1소정 주파수로 제1 및 제2 디지탈 Y/U/V 신호가 제1 및 제2 필드 메모리(17,22)에 기록되도록 제1 및 제2 기록 제어 신호들을 각각 발생시키고, 100Hz 플리커없는 모드에서 16:9의 종횡비를 갖는 스크린상에 4:3 또는 3:3의 종횡비로 각각 디스플레이 되는 제1 또는 제2 비디오 신호의 마스터 동기 신호와 동기하여 상기 제1소정 주파수의 4배의 주파수로 제1 및 제2 디지탈 Y/U/V 신호들이 제1 및 제2 필드 메모리(17,22)로부터 선택적으로 주사선방향(linewise)으로 독출되도록 제1 및 제2 판독 제어 신호들을 각각 발생시키는 기록 및 제어 신호 발생기(14, 20, 21)를 구비한다.A method and apparatus for simultaneously displaying two independent video signals is disclosed. The apparatus of the present invention is a video signal input terminal (2, 6) for receiving first and second video signals in a PAL method having a field frequency of 50 Hz, and Y / Y connected to the video signal input terminal (2, 6) A random block addressing mode for storing digital Y / U / V signals from the C processors (7, 8), the A / D converters (16, 24) connected to the Y / C processor, and the A / D converters. Two port field memories 17 and 22 and analog Y / U / V signals which are connected to the outputs of the field memories 17 and 22 and converted into R / G / B signals, flow to the display 10. The first and second digital Y / U / V signals are supplied to the first and second field memories at a first predetermined frequency in synchronization with the D / A converter 19 and the synchronization signals of the first and second video signals. Generate first and second write control signals to be recorded at (17,22), respectively, and display 4: 3 or 3: 3 aspect ratio on a screen with an aspect ratio of 16: 9 in 100 Hz flicker free mode. The first and second digital Y / U / V signals are divided into first and second field memories at a frequency four times the first predetermined frequency in synchronism with the master synchronization signal of the first or second video signal displayed at a ratio. And a write and control signal generator 14, 20, 21 for generating first and second read control signals, respectively, to be selectively read linewise from 17,22.

Description

제1및 제2 수신 비디오 신호의 비디오 픽쳐 디스플레이 방법과 비디오 디스플레이 장치Video picture display method and video display device of first and second received video signals

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따른 텔레비젼 수상기의 일예를 도시하는 개략적 블럭도, 제2도는 제1도에 도시된 텔레비젼 수상기의 픽쳐 프로세서내의 100Hz의 플리커 없는(flickerless) 픽쳐 모드 및 이중(double) 픽쳐 모드용 신호 프로세서를 도시하는 개략적 블럭도.1 is a schematic block diagram showing an example of a television receiver according to the present invention, and FIG. 2 is for a flickerless picture mode and a double picture mode at 100 Hz in a picture processor of the television receiver shown in FIG. Schematic block diagram illustrating a signal processor.

제3A도 및 제3B도는 제2도에 도시된 시호 프로세서의 100Hz의 플리커없는 픽쳐 모드에서의 메모리 제어의 타이밍 챠트.3A and 3B are timing charts of memory control in a 100 Hz flicker-free picture mode of the signal processor shown in FIG.

Claims (12)

제1 및 제2 수신 비디오 신호의 비디오 픽쳐를 디스플레이 하기 위한 방법에 있어서, 상기 제1 수신 비디오 신호의 동기 신호에 동기하여 제1소정의 주파수로 상기 제1 비디오 신호를 제1 메모리에 저장하는 단계와, 상기 제2 수신 비디오 신호의 동기 신호에 동기하여 제1소정의 주파수로 상기 제2 비디오 신호를 제2 메모리에 저장하는 단계와, 마스터 동기신호에 동기하여 제2소정 주파수로 제1 및 제2메모리로부터 제1 및 제2비디오 신호를 라인 방향으로 교번 판독출력하는 단계와, 상기 제1 및 제2 수신 비디오 신호에 대응하는 픽쳐를 비디오 스크린상에 디스플레이 하는 단계를 포함하는 것을 특징으로 하는 비디오 픽쳐 디스플레이 방법.A method for displaying video pictures of first and second received video signals, the method comprising: storing the first video signal in a first memory at a first predetermined frequency in synchronization with a synchronization signal of the first received video signal And storing the second video signal in a second memory at a first predetermined frequency in synchronization with a synchronization signal of the second received video signal, and first and second at a second predetermined frequency in synchronization with a master synchronization signal. Alternately reading out the first and second video signals from a second memory in a line direction, and displaying a picture corresponding to the first and second received video signals on a video screen; Picture display method. 비디오 디스플레이 장치에 있어서, 제1 및 제2 비디오 신호를 수신하는 비디오 신호 입력 단자 수단(2,6)과, 제1비디오 신호를 저장하는 제1메모리수단(17)과, 제2비디오 신호를 저장하는 제2메모리수단(22)과, 제1기록 제어신호와, 제2기록 제어신호와, 마스터 동기신호를 발생하는 기록 및 판독 제어신호 발생수단(14, 20, 21)과, 상기 제1 및 제2 메모리 수단(17,22)으로부터 판독된 제1 및 제2 비디오신호로 인가되어 제1 및 제2 비디오 신호에 대응하는 두 픽쳐를 스크린상에 디스플레이하는 디스플레이수단(10)을 포함하며, 상기 제1 메모리 수단(17)에는 상기 제1기록 제어 신호에 의해 제1 비디오 신호가 제1비디오 신호의 동기신호에 동기하여 제1소정 주파수로 기록되며, 상기 제2메모리 수단(22)에는 상기 제2 기록제어 신호에 의해 제2비디오 신호가 제2비디오 신호의 동기신호에 동기하여 제1 소정주파수로 기록되고, 상기 제1 및 제2 메모리수단(17,22)으로부터 상기 마스터 동기신호에 의해 마스터 동기신호에 동기하여 제2소정주파수로 상기 제1 및 제2 비디오 신호가 라인방향으로 교번 판독되는 것을 특징으로 하는 비디오 디스플레이 장치.A video display device comprising: video signal input terminal means (2,6) for receiving first and second video signals, first memory means (17) for storing a first video signal, and a second video signal Second memory means 22, first write control signal, second write control signal, write and read control signal generating means 14, 20, 21 for generating a master synchronization signal, and the first and And display means (10) applied to the first and second video signals read from the second memory means (17, 22) to display on the screen two pictures corresponding to the first and second video signals. In the first memory means 17, a first video signal is recorded at a first predetermined frequency in synchronization with a synchronous signal of a first video signal by the first write control signal, and the second memory means 22 has a first frequency. 2 The second video signal is transmitted to the second video signal by the recording control signal. The first predetermined frequency is written in synchronization with the synchronous signal of the first signal, and the first and second frequencies are recorded at the second predetermined frequency in synchronization with the master synchronous signal by the master synchronous signal from the first and second memory means 17,22. 2. A video display device characterized in that video signals are alternately read in the line direction. 제2항에 있어서, 상기 비디오 신호 입력단자 수단(2,6)에 접속되어 상기 제1 및 제2비디오 신호를 제1 및 제2 아날로그 Y/U/V 신호로 변환하는 Y/C 프로세서 수단과(7,8)과 상기 Y/V 프로세서 수단(7,8)과 상기 메모리 수단(17,22)의 입력에 접속되어 제1 및 제2 아날로그 Y/U/V 신호를 제1 및 제2 디지탈 Y/U/V 신호로 변환하는 D/A변환기 수단(19)을 더 포함하는 것을 특징으로 하는 비디오 디스플레이장치.A Y / C processor means according to claim 2, which is connected to said video signal input terminal means (2,6) and converts said first and second video signals into first and second analog Y / U / V signals; (7,8) and the inputs of the Y / V processor means (7,8) and the memory means (17,22) to connect the first and second analog Y / U / V signals to the first and second digital signals. And a D / A converter means (19) for converting into a Y / U / V signal. 재2항 또는 제3항에 있어서, 상기 제1 및 제2메모리수단(17,22)은 필드 메모리수단인 것을 특징으로 하는 비디오 디스플레이 장치.4. Video display apparatus according to claim 2 or 3, characterized in that the first and second memory means (17,22) are field memory means. 제4항에 있어서, 상기 제1 및 제2 필드 메모리수단(17,22)은 2개의 포트 필드 메모리로 구성되는 것을 특징으로 하는 비디오 디스플레이 장치.5. Video display device according to claim 4, characterized in that the first and second field memory means (17,22) consist of two port field memories. 제5항에 있어서, 상기 제1 및 제2필드 메모리수단(17,22)중 적어도 하나는 랜덤 블럭 어드레싱 모드를 갖는 2개의 포트 필드 메모리로 구성되는 것을 특징으로 하는 비디오 디스플레이 장치.6. A video display apparatus according to claim 5, wherein at least one of said first and second field memory means (17,22) consists of two port field memories having a random block addressing mode. 제2항 내지 6항중 어느 한 항에 있어서, 두 제1 또는 제2 비디오 신호의 동기신호은 마스터 동기 신호와 같은 신호인 것을 특징으로 하는 비디오 디스플레이 장치.7. A video display apparatus according to any one of claims 2 to 6, wherein the synchronization signal of the two first or second video signals is the same signal as the master synchronization signal. 제2항 내지 제7항중 어느 한 항에 있어서, 상기 제2소정 주파수는 제1 소정주파수의 4배인 것을 특징으로 하는 비디오 디스플레이 장치.8. The video display device according to any one of claims 2 to 7, wherein the second predetermined frequency is four times the first predetermined frequency. 제2항 내지 제8항중 어느 한 항에 있어서, 상기 제1 및 제2 비디오 신호는 50Hz의 필드 주파수를 갖는 PAL 방식의 신호이며, 제1 및 제2 비디오 신호에 대응하는 두 픽쳐는 100Hz의 필드 주파수로 상기 스프린상에 디스플레이 되는 것을 특징으로 하는 비디오 디스플레이 장치.The method of claim 2, wherein the first and second video signals are PAL signals having a field frequency of 50 Hz, and two pictures corresponding to the first and second video signals are fields of 100 Hz. A video display device, characterized in that displayed on the sprinkle at a frequency. 제2항 내지 제9항중 어느 한 항에 있어서, 상기 스크린은 16:9와이드 종횡비를 갖는 것을 특징으로 하는 비디오 디스플레이 장치.10. The video display device of any one of claims 2-9, wherein the screen has a 16: 9 wide aspect ratio. 제10항에 있어서, 상기 두 픽쳐는 4:3의 종횡비로 스크린상에 디스플레이 되는 것을 특징으로 하는 비디오 디스플레이 장치.11. The video display device of claim 10, wherein the two pictures are displayed on a screen with an aspect ratio of 4: 3. 제10항에 있어서, 상기 두 픽쳐는 3:3의 종횡비로 스크린상에 디스플레이 되는 것을 특징으로 하는 비디오 디스플레이 장치.11. The video display device of claim 10, wherein the two pictures are displayed on a screen with an aspect ratio of 3: 3. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940050388A 1994-12-12 1994-12-12 Video picture display method and video display device of first and second received video signals KR960028298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940050388A KR960028298A (en) 1994-12-12 1994-12-12 Video picture display method and video display device of first and second received video signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940050388A KR960028298A (en) 1994-12-12 1994-12-12 Video picture display method and video display device of first and second received video signals

Publications (1)

Publication Number Publication Date
KR960028298A true KR960028298A (en) 1996-07-22

Family

ID=66649131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940050388A KR960028298A (en) 1994-12-12 1994-12-12 Video picture display method and video display device of first and second received video signals

Country Status (1)

Country Link
KR (1) KR960028298A (en)

Similar Documents

Publication Publication Date Title
KR0146345B1 (en) Superimposing apparatus
MY114906A (en) Method and apparatus for displaying two video pictures simultaneously
US4068262A (en) Auxiliary variable coordinate sonic display system
KR960028298A (en) Video picture display method and video display device of first and second received video signals
JPH05292476A (en) General purpose scanning period converter
KR100403692B1 (en) Image display device
JPS61114682A (en) Image processing circuit
JPH0470797A (en) Image signal composition device
KR970004746A (en) Plasma Display Panel TV Frame Memory Device
JPH0833716B2 (en) Video signal converter
KR950005694Y1 (en) Device which switch image signal synchronously in a security system
KR910009064A (en) Mosaic effect generator
KR970057714A (en) TV splitter
JPS6327504Y2 (en)
KR960043855A (en) TV encoder
JP2000125284A (en) Monitor camera system
JPS62202696A (en) Television signal generator
KR920014287A (en) Control Function Synchronization Method and Device
KR970022140A (en) Multi-Standard Two-Screen Image Signal Processing Circuit
JPH02254883A (en) Non-interlace reduced display converter
KR960006539A (en) Multi-screen moving picture display method and device using both tuners
JPH06189195A (en) Video signal switching circuit
JPS63172580A (en) Video signal reading system for picture memory device
KR970078570A (en) Screen aspect ratio converter with 2 screen display function
KR970060896A (en) A video apparatus having a playback function and a display method thereof