KR960027880A - 고속 트랜스포트 프로토콜 체크 코드 생성을 위한 병렬 순환 잉여검사 코드 생성수단 - Google Patents

고속 트랜스포트 프로토콜 체크 코드 생성을 위한 병렬 순환 잉여검사 코드 생성수단 Download PDF

Info

Publication number
KR960027880A
KR960027880A KR1019940033896A KR19940033896A KR960027880A KR 960027880 A KR960027880 A KR 960027880A KR 1019940033896 A KR1019940033896 A KR 1019940033896A KR 19940033896 A KR19940033896 A KR 19940033896A KR 960027880 A KR960027880 A KR 960027880A
Authority
KR
South Korea
Prior art keywords
circuit
check code
input
input line
register
Prior art date
Application number
KR1019940033896A
Other languages
English (en)
Other versions
KR0126591B1 (ko
Inventor
전영애
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940033896A priority Critical patent/KR0126591B1/ko
Publication of KR960027880A publication Critical patent/KR960027880A/ko
Application granted granted Critical
Publication of KR0126591B1 publication Critical patent/KR0126591B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/10—Streamlined, light-weight or high-speed protocols, e.g. express transfer protocol [XTP] or byte stream
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Detection And Correction Of Errors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 고속 트랜스포트 프로토콜(XTP) 패킷의 CHECK 코드를 생성하기 위한 병렬 순환잉여검사(CRC) 코드 생성 수단에 관한 것으로, 상위 계층으로부터 16비트 병렬로 데이타를 수신하기 위한 입력선과, 수신된 데이타에 대한 16비트 병렬처리를 위하여 다수의 XOR 게이트로 구성된 입력측 조합 회로와, 연산된 값을 저장하는 저장 회로와, 저장 회로의 출력을수신하여 16비트 병렬 처리를 하는 출력측 조합 회로와, 선택적으로 소정의 클럭 동안 출력하는 선택 회로와, 레지스터회로가 동작하도록 하는 구동 입력선과, 클럭 신호를 위한 클럭 입력선과, 레지스터 회로를 초기에 클리어시키기 위한 클리어 입력선과, 레지스터에 값을 규정하기 위한 세트 입력선과, 입력 데이타와 CHECK 코드값의 선택을 제어하는 제어 입력선 및 입력 데이타와 CHECK 코드값을 출력하는 출력선으로 구성되어, 종래의 고가의 반도체 소자를 사용하는 대신에 일반적인 반도체 소자를 사용하여 회로의 구현이 가능해지며, 높은 동작 주파수에 따라 발생하는 문제점을 해결할 수 있으며 XTP 헤더 CHECK 코드 생성기에 적용하면 전송속도에 구애받지 않고 회로를 설계할 수 있으며, 레지스터와 XOR 게이트조합 회로등으로 구성된 CRC 피이드백 알고리즘 때문에 레지스터의 상태가 다소 복잡하게 과거의 레지스터 상태에 의존하지만 시스템에 악영향을 주는 오류 패턴 조합의 영향을 적게 받으며 CRC 알고리즘을 이용하므로 하드웨어로 구현하기가 용이하다.

Description

고속 트랜스포트 프로토콜 체크 코드 생성을 위한 병렬 순환 잉여검사 코드 생성수단
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 XTP 패킷 CHECK 코드 생성을 위한 병렬 CRC 코드 생성회로의 구성도이다.

Claims (3)

  1. 고속 트랜스포트 프로토콜 패킷의 CHECK(Checksum) 코드를 생성하는데 있어서, 상위 계층으로부터16비트 병렬로 데이타를 수신하여 상기 데이타에 대한 16비트 병렬로 데이타를 수신하여 상기 데이타에 대한16비트 병렬 처리를 위하여 다수의 XOR 게이트로 구성된 입력측 조합 회로(3)와; 연산된 값을 저장하기 위하여 16개의 레지스터를 포함한 저장 회로(4)와; 상기 저장 회로(4)의 출력(Y0-Y15)을 수신하여 16비트 병렬 처리를 위하여 다수의 XOR 게이트로 구성된 출력측 조합 회로(5); 및 입력 데이타(IN0-IN15)를 초기 15비트 클럭 동안 출력시키고, 상기 클럭후의 1비트 클럭동안 연산된 CHECK 코드값을 출력시키는 2입력 멀티플렉서를 포함한 선택 회로(6)로 구성됨을 특징으로 하는 고속 트랜스포트 프로토콜 CHECK 코드 생성을 위한 병렬 순환잉여검사(CRC)코드 생성 수단.
  2. 제1항에 있어서, 상기 입력측 조합 회로(3)는 상기 상위 계층으로부터 16비트 병렬로 데이타를 수신하기위한 입력선(IN0-IN15)을 포함하고, 상기 선택 회로(6)는 입력 데이타와 CHECK 코드값을 선택을 제어하는 제어 입력선(6A) 및 입력 데이타와 CHECK 코드값을 출력하는 출력선(OUT0-OUT15)을 포함하는 것을 특징으로 하는 고속 트랜스포트CHECK 코드 생성을 위한 병렬 순환잉여검사(CRC) 코드 생성 수단.
  3. 제1항에 있어서, 상기 레지스터 회로로 구성된 상기 저장 회로(4)는 상기 저장 회로(4)가 동작하도록 하는구동 입력선(4A)과; 클럭 신호를 위한 클럭 입력선(4B)과; 상기 저장 회로(4)를 초기에 클리어 시키기 위한 클리어 입력선(4C); 및 상기 레지스터에 값을 규정하기 위한 세트 입력선(4D)을 포함하는 것을 특징으로 하는 고속 트랜스포트 프로토콜 CHECK 코드 생성을 위한 병렬 순환잉여검사(CRC) 코드 생성수단.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940033896A 1994-12-13 1994-12-13 고속 트랜스포트 프로토콜 체크 코드 생성을 위한 병렬 순환 잉여검사 코드 생성수단(Electric Means for Parallel XTP CHECK Code by Cyclic Redundancy Check) KR0126591B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033896A KR0126591B1 (ko) 1994-12-13 1994-12-13 고속 트랜스포트 프로토콜 체크 코드 생성을 위한 병렬 순환 잉여검사 코드 생성수단(Electric Means for Parallel XTP CHECK Code by Cyclic Redundancy Check)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033896A KR0126591B1 (ko) 1994-12-13 1994-12-13 고속 트랜스포트 프로토콜 체크 코드 생성을 위한 병렬 순환 잉여검사 코드 생성수단(Electric Means for Parallel XTP CHECK Code by Cyclic Redundancy Check)

Publications (2)

Publication Number Publication Date
KR960027880A true KR960027880A (ko) 1996-07-22
KR0126591B1 KR0126591B1 (ko) 1998-04-03

Family

ID=19401177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033896A KR0126591B1 (ko) 1994-12-13 1994-12-13 고속 트랜스포트 프로토콜 체크 코드 생성을 위한 병렬 순환 잉여검사 코드 생성수단(Electric Means for Parallel XTP CHECK Code by Cyclic Redundancy Check)

Country Status (1)

Country Link
KR (1) KR0126591B1 (ko)

Also Published As

Publication number Publication date
KR0126591B1 (ko) 1998-04-03

Similar Documents

Publication Publication Date Title
US7613991B1 (en) Method and apparatus for concurrent calculation of cyclic redundancy checks
US5040179A (en) High data rate BCH encoder
US7822109B2 (en) Method and system for reconfigurable channel coding
US5844923A (en) Fast framing of nude ATM by header error check
US5883907A (en) Asymmetrical digital subscriber line (ADSL) block encoder circuit and method of operation
US6192498B1 (en) System and method for generating error checking data in a communications system
US6609225B1 (en) Method and apparatus for generating and checking cyclic redundancy code (CRC) values using a multi-byte CRC generator on a variable number of bytes
KR20010110482A (ko) 비트반전된 랜덤 인터리빙을 위한 일반화된 주소 생성기
BR9907083A (pt) Dispositivo deintercalação/desintercalação e método para sistema de comunicação
ATE97276T1 (de) Crc-rechenmaschinen.
KR960043552A (ko) 에러정정 부호화 복호화방법 및 이 방법을 사용하는 회로
JP3051223B2 (ja) セル送信回路
EP0753942A2 (en) Word-wise processing for reed-solomon codes
US6295626B1 (en) Symbol based algorithm for hardware implementation of cyclic redundancy check
ES2047476T3 (es) Procesador de calculo de crc y procedimiento de calculo de crc.
US7320101B1 (en) Fast parallel calculation of cyclic redundancy checks
JP3279624B2 (ja) Ｃｒｃ演算に基づく１ビット誤り訂正回路
KR960027880A (ko) 고속 트랜스포트 프로토콜 체크 코드 생성을 위한 병렬 순환 잉여검사 코드 생성수단
JPS5840770B2 (ja) 誤り訂正装置に使用されるプログラム可能な多項式発生装置
JPH05183447A (ja) 改善された誤まり検出符号化システム
Matsushima et al. Parallel architecture for high-speed Reed-Solomon codec
KR970024634A (ko) 주기적 여유 코드를 이용한 오류검출회로
KR100273201B1 (ko) 16비트 병렬 자기동기 혼화기 및 역혼화기
KR100312226B1 (ko) 롬 테이블을 이용한 컨벌루션 인코더
Juan et al. Utilization of High-Speed DSP Algorithms of Cyclic Redundancy Checking (CRC-15) Encoder and Decoder for Controller Area Network

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010927

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee