KR960024953A - Improved Cyclic Redundancy Check (CRC) Encoder - Google Patents

Improved Cyclic Redundancy Check (CRC) Encoder Download PDF

Info

Publication number
KR960024953A
KR960024953A KR1019940038207A KR19940038207A KR960024953A KR 960024953 A KR960024953 A KR 960024953A KR 1019940038207 A KR1019940038207 A KR 1019940038207A KR 19940038207 A KR19940038207 A KR 19940038207A KR 960024953 A KR960024953 A KR 960024953A
Authority
KR
South Korea
Prior art keywords
crc
data
encoder
output
frame
Prior art date
Application number
KR1019940038207A
Other languages
Korean (ko)
Other versions
KR970009760B1 (en
Inventor
윤성욱
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019940038207A priority Critical patent/KR970009760B1/en
Publication of KR960024953A publication Critical patent/KR960024953A/en
Application granted granted Critical
Publication of KR970009760B1 publication Critical patent/KR970009760B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 개선된 CRC 부호화하기에 관한 것으로, 프레임의 첫번째 데이타를 입력하여 CRC 처리하는 제1CRC 부호화기(10)와; 프레임의 n번째 데이타를 입력하여 CRC 처리하는 제2CRC 부호화기(20); 프레임의 마지막번째 데이타를 입력하여 CRC 처리하는 제3CRC 부호화기(30); 선택신호(MUX SEL)에 따라 첫번째 데이타에서는 상기 제1CRC 부호화기(10)의 출력을 선택하고, n번째 데이타에서는 상기 제2CRC 부호화기(20)의 출력을 선택하고, 마지막번째 데이타에서는 상기 제3CRC 부호화기(30)의 출력을 선택하는 멀티플랙서(40); 및 상기 멀티플랙서(40)의 출력을 일시 저장하여 상기 CRC 부호화기(20,30)로 궤환시키는 레지듀 레지스터(50)를 구비하여 입력 데이타의 순서에 따라 적당한 부호화기를 선택하여 출력하므로써 고속으로 CRC 코드를 발생한다.The present invention relates to improved CRC encoding, comprising: a first CRC encoder (10) for inputting first data of a frame and performing CRC processing; A second CRC encoder 20 for inputting the n-th data of the frame and performing CRC processing; A third CRC encoder 30 for inputting the last data of the frame and performing CRC processing; According to the selection signal MUX SEL, the output of the first CRC encoder 10 is selected in the first data, the output of the second CRC encoder 20 is selected in the n-th data, and the third CRC encoder in the last data. A multiplexer 40 for selecting the output of 30; And a register register 50 for temporarily storing the output of the multiplexer 40 and returning the result to the CRC encoders 20 and 30, thereby selecting and outputting an appropriate encoder according to the order of the input data. Generate the code.

Description

개선된 순환중복검사(CRC) 부호화기Improved Cyclic Redundancy Check (CRC) Encoder

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따른 개선된 CRC 부호화기를 도시한 블록도, 제4도는 본 발명에 따른 CRC 부호화기의 변형예.1 is a block diagram illustrating an improved CRC encoder according to the present invention, and FIG. 4 is a variation of the CRC encoder according to the present invention.

Claims (4)

소정의 프레임단위로 CRC 부호화를 수행하는 CRC 부호화기에 있어서, 프레임의 첫번째 데이터를 입력하여 CRC 처리하는 제1CRC 부호화기(10)와; 프레임의 n번째 데이터를 입력하여 CRC 처리하는 제2CRC 부호화기(20); 프레임의 마지막번째 데이터를 입력하여 CRC 처리하는 제3CRC 부호화하기(30); 선택신호(MUX SEL)에 따라 첫 번째 데이터에서는 상기 제1CRC 부호화기(10)의출력을 선택하고, n번째 데이터에서는 상기 제2CRC 부호화기(20)의 출력을 선택하고, 마지막번째 데이터에서는 상기 제3CRC 부호화기(30)의 출력을 선택하는 멀티플렉서(40); 및 상기 멀티플렉서(40)의 출력을 일시 저장하여 상기 CRC 부호화기(20,30)로 궤환시키는 레지듀 레지스터(50)를 구비한 것을 특징으로 하는 개선된 CRC 부호화기.A CRC encoder for performing CRC encoding on a predetermined frame basis, comprising: a first CRC encoder (10) for inputting first data of a frame and performing CRC processing; A second CRC encoder 20 for inputting the n-th data of the frame and performing CRC processing; Performing third CRC encoding on the last data of the frame by performing CRC processing; According to the selection signal MUX SEL, the output of the first CRC encoder 10 is selected in the first data, the output of the second CRC encoder 20 is selected in the n-th data, and the third CRC encoder in the last data. A multiplexer 40 for selecting the output of the 30; And a register register (50) which temporarily stores the output of the multiplexer (40) and feeds it back to the CRC encoder (20,30). 제1항에 있어서, 상기 제1CRC 부호화기(10)는 0 을 레지듀(residue)로 입력하여 새로운 데이터(new input[7..0])의 CRC 처리를 하는 CRC 연산부(12)로 이루어지는 것을 특징으로 하는 개선된 CRC 부호화기.The method of claim 1, wherein the first CRC encoder 10 comprises a CRC operation unit 12 for performing CRC processing of new data (new input [7..0]) by inputting 0 as a residue. Improved CRC encoder. 제1항에 있어서, 상기 제3CRC 부호화기(30)는 마지막 번째(last byte)데이타를 입력한 후 레지듀(residue) 값과 연산하여CRC 코드를 산출하는 CRC 연산부(32)와, 상기 CRC 연산부(32)의 출력을 "0"과 연산하여 프레임 전체의 CRC 코드(CRC /out) 를 산출하는 CRC 연산부(34)로 구성되는 것을 특징으로 하는 개선된 CRC 부호화기.The CRC calculator 32 of claim 1, wherein the third CRC encoder 30 calculates a CRC code by inputting a last byte data and calculating a residual value. And a CRC calculator (34) for calculating the CRC code (CRC / out) of the entire frame by calculating the output of " 0 " 불연속적으로 입력되는 소정의 프레임에 대해서도 CRC 부호화를 수행할 수 있는 CRC 부호화기에 있어서, 프레임의 첫 번째데이터를 입력하여 CRC 처리하는 제1CRC 부호화기(10)와; 프레임의 n번째 데이터를 입력하여 CRC 처리하는 제2CRC 부호화기(20); 프레임의 마지막번째 데이터를 입력하여 CRC 처리하는 제3CRC 부호화기(30); CRC 결과를 일시 저장하는 레지듀 레지스터(50); 선택신호(MUX SEL)에 따라 첫번째 데이터에서는 상기 제1CRC 부호화기(10)의 출력을 선택하고, n번째 데이터에서는 상기 제2CRC 부호화기(20)의 출력을 선택하고, CRC 를 수행하지 않을 데이터에서는 상기 레지듀레지스터(50)의 출력을선택하는 멀티플랙서(40); 및 상기 제3CRC 부호화기(30)의 출력을 일시 저장하는 출력 레지스터(60)를 구비한 것을 특징으로 하는 개선된 CRC 부호화기.A CRC encoder capable of performing CRC encoding on a predetermined frame that is discontinuously input, the CRC encoder comprising: a first CRC encoder (10) for inputting first data of a frame and performing CRC processing; A second CRC encoder 20 for inputting the n-th data of the frame and performing CRC processing; A third CRC encoder 30 which inputs the last data of the frame and performs CRC processing; A register register 50 for temporarily storing a CRC result; In accordance with the selection signal MUX SEL, the output of the first CRC encoder 10 is selected in the first data, the output of the second CRC encoder 20 is selected in the n-th data, and the register is performed in the data not to perform CRC. A multiplexer 40 for selecting the output of the deregister 50; And an output register (60) for temporarily storing the output of said third CRC encoder (30). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940038207A 1994-12-28 1994-12-28 An improved crc circuit KR970009760B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038207A KR970009760B1 (en) 1994-12-28 1994-12-28 An improved crc circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038207A KR970009760B1 (en) 1994-12-28 1994-12-28 An improved crc circuit

Publications (2)

Publication Number Publication Date
KR960024953A true KR960024953A (en) 1996-07-20
KR970009760B1 KR970009760B1 (en) 1997-06-18

Family

ID=19404464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038207A KR970009760B1 (en) 1994-12-28 1994-12-28 An improved crc circuit

Country Status (1)

Country Link
KR (1) KR970009760B1 (en)

Also Published As

Publication number Publication date
KR970009760B1 (en) 1997-06-18

Similar Documents

Publication Publication Date Title
KR910005592A (en) Decoding method and apparatus for decoding code words protected by non-binary BCH codes for at least one symbolic error
KR930022340A (en) Deinterleave Circuit
KR920019105A (en) Device for encoding and decoding variable length data
KR920013393A (en) Error correction method
JPS6410356A (en) Signal generator
ATE385325T1 (en) METHOD AND DEVICE FOR CONFIGURING A CONTROL SYSTEM
KR950009434A (en) Cyclic Redundancy Check (CRC) Synchronizer
KR920006843A (en) Semiconductor computing device
KR960024953A (en) Improved Cyclic Redundancy Check (CRC) Encoder
KR910013755A (en) Decoding method and apparatus of BCH code
KR920009094A (en) Digital signal processing device
KR970024634A (en) Error Detection Circuit Using Periodic Slack Code
KR960035266A (en) High speed CRC encoder
De Agostino A parallel decoding algorithm for LZ2 data compression
RU2037271C1 (en) Error-correcting device
SU1751749A1 (en) Device for counting ones in double-numbers
JP2710176B2 (en) Error position and error pattern derivation circuit
KR980004038A (en) CRC calculation method of multi-bit
KR100291718B1 (en) Cyclic redundancy check code device
KR970022702A (en) Parallel Cyclic Redundancy Check (CRC) Encoder
SU1661759A1 (en) Device for polynomials modulo irreducible polynomials multiplication over finite gf (@@@) fields
SU964619A1 (en) Lingvistic terminal
KR970068184A (en) Reed Solomon encoder
KR960008796A (en) Error Correction System
KR960006312A (en) Cyclic Redundancy Test Encoder

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee