Claims (2)
데이타를 기억하기 위한 메모리 수단과, 상기 메모리 수단으로 데이타를 입출력하기 위한 임시 저장 수단과, 데이타를 상기 메모리 수단에 쓸경우 주소가 하나씩 증가되면서 쓸 위치를 지정하는 쓰기 포인터 수단과, 데이타를 상기 메모리 수단에서 읽을경우 주소가 하나씩 증가되면서 읽을 위치를 지정하기 위한 읽기 포인터 수단을 구비한 선입 선출 메모리 장치에 있어서, 상기 읽기 포인터 수단은, 선입 선출과 겸용으로 후입 선출 입출력 방식으로 상기 메모리 수단을 사용하기 위하여 입출력 방식 선택을 위한 제어 신호에 의해 상기 선입 선출 방식과 후입 선출 방식을 공용할 수 있는 선택적 읽기 포인터 수단인 것을 특징으로 하는 스택 겸용 선입 선츨 메모리 장치.Memory means for storing data, temporary storage means for inputting and outputting data to and from the memory means, write pointer means for designating a writing position by incrementing an address when writing data to the memory means, and writing data to the memory; In the first-in, first-out memory device having a read pointer means for designating a read position as the address is increased by one when reading from the means, the read pointer means may use the memory means as a last-in first-out input / output method in combination with first-in-first-out. And an optional read pointer means for sharing the first-in first-out method and the last-in first-out method by a control signal for selecting an input / output method.
제1항에 있어서, 상기 선택적 읽기 포인터 수단은, 상기 제어 신호인 읽기 신호와 쓰기 신호와 선택적으로 상기 메모리 장치를 스택으로 사용하기 위한 스택 신호를 입력으로 하여 진반적인 상기 선택적 읽기 포인터 수단을 제어하는 로직부와; 상기 제어 로직부로부터의 제어 신호에 기초하여 스택용으로 입력되는 데이타를 카운터 업하고, 스택용으로 읽기 동작을 할 경우에 카운트 다운을 하는 카운터와; 상기 제어 로직부로부터의 제어 신호에 기초하여 상기 카운터에시 다운 카운트하기 전의 상기 스택용으로 입력된 데이타의 갯수를 다운받아 기억하는 카운터 레지스터와, 상기 제어 로직부로부터의 제어 신호에 기초하여 상기 쓰기 포인터 수단의 값을 로드받아 기억하고 스택용 읽기 포인터로 주소가 하나씩 감소하면서 수행하는 제2읽기 포인터와; 상기 제어 로직부에 상기 읽기 신호가 인가되어 선입 선출 읽기 동작시 상기 제어 로직부로부터의 제어 신호에 기초하여 주소가 하나씩 증가하여 다음 읽을 주소를 갖는 제1읽기 포인터와; 상기 제어 로직부에 상기 읽기 신호가인가되어 선입 선출 읽기 동작시 상기 제1읽기 포인터의 값과 상기 제2읽기 포인터의 값이 같을 경우 스택용으로 사용된 메모리 부분에 대한 제1읽기 포인터를 조정하기 위하여 상기 카운터 레지스터의 값과 상기 제1읽기포인터의 값을 더하여 상기 제1읽기 포인터로 출력하기 위한 가산기와; 상기 제어 로직부로부터의 선택 신호에 따라 상기 제1읽기 포인터와 제2읽기 포인터를 선택적으로 출력하는 멀티플랙서를 포함하는 것을 특징으로 하는 스택 겸용 선입 선출 메모리 장치.2. The apparatus of claim 1, wherein the selective read pointer means controls the authentic selective read pointer means by inputting a read signal, a write signal, which is the control signal, and a stack signal for selectively using the memory device as a stack. A logic unit; A counter for counting up data input for a stack based on a control signal from the control logic unit and counting down when performing a read operation for the stack; A counter register which downloads and stores the number of data input for the stack before down counting the counter based on a control signal from the control logic section, and the write based on a control signal from the control logic section. A second read pointer configured to load and store a value of the pointer means and perform an address decrease by one as a stack read pointer; A first read pointer having the next read address by applying the read signal to the control logic unit to increase an address by one based on a control signal from the control logic unit during a first-in first-out read operation; When the read signal is applied to the control logic unit to adjust the first read pointer for the memory portion used for the stack when the value of the first read pointer and the second read pointer are the same in the first-in first-out read operation. An adder for adding the value of the counter register and the value of the first read pointer to output the first read pointer; And a multiplexer for selectively outputting the first read pointer and the second read pointer according to a selection signal from the control logic unit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.