KR960013548B1

KR960013548B1 - 디지탈 색신호 엔코더장치

Info

Publication number: KR960013548B1
Application number: KR1019930018271A
Authority: KR
Inventors: 김익현
Original assignee: 엘지전자 주식회사; 구자홍
Priority date: 1993-09-10
Filing date: 1993-09-10
Publication date: 1996-10-07
Also published as: KR950010628A

Abstract

내용 없음.

Description

디지털 색신호 엔코더장치

제1도는 종래의 아날로그 R.G.B 엔코더의 블럭구성도.

제2도는 씨디이지의 블록구성도.

제3도는 버스트와 U,V 위상의 관계도.

제4도는 본 발명에 따른 디지털 R.G.B 엔코더장치의 구성도.

제5도는 본 발명에 따른 디지털 R.G.B 엔코딩의 타이밍도.

제6도는 U,V 모듈레이션 및 컬러값의 설명도.

* 도면의 주요부분에 대한 부호의 설명

20 : 롬 21 : 창발생기

22 : 레벨치발생기 23 : 버스트발생기

24 : U,V 발생기 25,26,33 : 멀티플렉서

27,34 : 가산기 28 : 지연기

29,30 : 저역필터 31 : -U 변환기

32 : -V 변환기 35 : D/A 변환기

본 발명은 씨디이지(CDEG) 디코더등의 R.G.B 콤포넌트신호를 출력하는 장치에 접속하여 티브이 화상 구동신호인 콤포지트신호를 합성하는 R.G.B 엔코더장치에 관한 것으로, 특히 R.G.B 엔코더를 디지털로 구현하여 잡음에 의한 영향이 없고 내부적으로 연산 및 시간축상의 에러가 없으며 씨디이지(CDEG) 아이씨등의 디지털 접속장치와 그 칩화가 가능하도록 한 디지털 색신호 엔코더장치에 관한 것이다.

종래의 색신호(R.G.B) 엔코더는 제1도에서 도시한 바와 같이, 각 N 비트의 디지탈 R.G.B 콤포넌트값이 각 D/A 변환기(3,4,5) 및 각 클램프회로(6,7,8)를 통과한 다음 아날로그 매트릭스회로(9)의 입력단(R.G.B)으로 입력된다.

매트릭스회로(9)는 입력딘 R.G.B값을 바탕으로 루미넌스값인 Y, 컬러성분인 U,V를 생성하여 출력단(Y,U,V)을 통해 출력한다.

디지털 R.G.B와 함께 입력되는 콤포지트 싱크신호와, NTSC인 경우 3.58MHz의 클럭을 발생하는 오실레이터(19)의 출력신호를 펄스발생기(13)에 입력하여 FSC 신호를 발생시키고 이를 위상 쉬프터(14)에 입력한 상기 위상 쉬프터(14)는 입력된 FSC 신호와 이와 90°위상이 시프트된 FSC' 신호를 출력시키며, 매트릭스회로(9)의 출력(U)과 위상 쉬프터(14)의 출력을 U 모듈레이터(10)에 입력시켜 NTSC 방식인 경우 3.58MHz로 모듈레이션하여 출력시킨다.

또한, 매트릭스회로(9)의 출력(V)과 위상 쉬프터(14)의 출력을 V 모듈레이터(11)에 입력시켜 NTSC 방식인 경우 3.58MHz로 모듈레이션하여 출력시킨다.

U 모듈레이터(10)의 출력과 V 모듈레이터(11)의 출력을 가산기(12)에서 가산한 후, NTSC인 경우 3.58MHz의 중심 주파수를 갖는 밴드패스필터(15)에 입력시켜 루미넌스신호(Y)와 주파수 영역이 겹치지 않도록 한다.

상기 가산기(16)는 매트릭스회로(9)의 출력(Y)과 콤포지트 싱크신호를 입력받아 합성한 후 출력한다.

상기 가산기(16)의 출력인 콤포지트 싱크와 루미넌스 Y의 합성신호는 매트릭스회로(9)의 출력시점에서 볼때 매트릭스회로(9)의출력(U,V)이 3.58㎒(NTSC)로 모듈레이션도고 이를 합성한 다음 밴드패스필터915)를 통과한 후의 신호보다 시간적으로 빠르게 된다.

따라서, 아날로그 지연소자로 구성된 지연기(17)를 가산기(16)에 접속하여 가산기(16)의 출력이 지연기(17)를 거쳐 가산기(18)에 입력시킨다.

가산기(18)는 지연기(17)의 출력과 밴드패스필터(15)의 출력을 입력받아 루미넌스신호(Y)와 칼러성분을 합성하여 아날로그 콤포지트신호를 출력시킨다.

아날로그 R.G.B 엔코더의 동작을 제2도와 같이 CDEG 디코더(1)와 접속한 경우를 일례로 설명하면 다음과 같다.

CDEG 엔코더(1)는 CD DSP와 SFSY, SBSY, SUB, RCK 포트를 통하여 CD상에 기록된 그래픽 데이터를 입력받아 콤포지트 싱크(CSYNC)와 콤포넌트신호(R.G.B)를 각 6비트씩 출력한다.

아날로그 R.G.B 엔코더(2)는 이를 입력으로 받아 R.G.B를 제1도의 D/A 변환기(3,4,5)를 거쳐 아날로그 R.G.B로 만든 다음 아날로그회로로 구성된 매트릭스회로(9)를 통하여 루미넌스신호(Y)와 컬러성분인 U,V를 만들게 된다.

콤포지트신호에서 컬러는 버스트신호(3.58MHz)와의 위상차로 나타내므로 U,V를 5.58MHz로 모듈레이션한 다음 이를 합성하여 컬러신호를 만든다.

컬러신호는 루미넌스신호(Y)의 크로스토크를 일으키지 않도록 중심주파수 3.58MHz의 밴드패스필터(15)를 통과시켜 루미넌스신호(Y)와 CSYNC를 합성하여 티브이 화상을 구동할 수 있는 아날로그 콤포지트신호로 출력된다.

그러나, 이러한 아날로그 R.G.B 엔코더는 사용시에 잡음에 의한 영향으로 연산오차 및 각 신호의 합성시에 오차가 생길 확률이 높고, 또한 외부적으로 D/A변환기가 3개 필요하여, 지연기, 밴드패스필터등 주변소자가 많이 필요할 뿐만 아니라 내부적으로도 지연소자등에 의해 시간축상의 오차가 생길 확률이 크게 되며, 아날로그회로이므로 주변 디지털 아이씨등과 칩화가 어려운 단점을 가지게 된다.

이에 따라 본 발명의 목적은 상기와 가은 종래의 아날로그 R.G.B 엔코더장치에 따르는 결함을 해결하기 위하여, R.G.B 엔코딩장치를 디지털로 구성하여 CDEG 디코더등의 주변회로와 단일칩화가 가능하게 하며, 내부적으로 잡음에 의한 영향이 없이 정확한 디지털 연산이 이루어지게 하는 디지털 R.G.B 엔코더장치를 제공하는데 있다.

먼저, 본 발명은 아날로그 R.G.B 엔코더의 문제점을 해결하고 디지털회로의 장점을 살려 비교적 간단한 회로구성과 주변 CDEG 디코더등 디지털 아이씨와 단일칩화가 가능하도록 디지털 R.G.B 엔코더를 구성하였다.

제4도는 본 발명에 따른 디지털 엔코더에 대한 구성도로서, 이에 도시한 바와 같이 각 m비트의 디지털 R.G.B 입력은 롬(20)에 어드레스로 입력되어 그 어드레스에 저장된 각 R.G.B에 해당하는 Y,U,V 값이 데이터로 출력되게 한다.

롬(20)의 출력 Y는 가산기(27)의 일측 입력단(B)으로 입력되고, 상기 가산기(27)의 타측 입력단(A)에는 페데스탈 레벨(FL)값이 입력되어 서로 가산된다.

이는 루미넌스 Y값이 콤포지트신호의 페데스탈 레벨(FL)보다 작지 않도록 하기 위한 것이다.

롬(20)의 출력 U는 1.2MHz 정도의 컷 오프를 갖는 디지털 저역필터(29)에 입력되고, 출력 V도 1.2MHz정도의 컷오프를 갖는 디지털 저역필터(29)에 입력된다.

n비트의 저역필터(29)의 출력은 4×1 멀티플렉서(33)와 -U 변환기(31)에 각각 입력된다. 상기 -U 변환기(31)는 입력된 값에 -1을 곱하여 출력하고 이를 멀티플렉서(33)의 일측 입력단(B)에 입력시킨다.

또한, n비트의 저역필터(30)의 출력은 멀티플렉서(33)- U 변환기(31)에 각각 입력된다. 상기 -U변환기(31)는 입력된 값에 -1을 곱하여 출력하고 이를 멀티플렉서(33)의 입력단(D)에 입력 시킨다.

디지털 R.G.B와 함께 입력되는 콤포지트 싱크로나이즈드신호(이하 CSYNC)는 창(Window)발생기(21), 레벨치발생기(22), 베스트발생기(23) 및 UV 선택기(24)에 각각 입력이 된다.

상기 UV 선택기(24)는 멀티플렉서(33)에 입력된, A, B, C, D 값을 선택할 수 있는 2비트의 선택신호를 출력하여 멀티플렉서(33)의 입력선택단자(SEL)에 입력시켜 출력단(COL)을 통해 A, B, C, D값이 순차 출력되게 하고, 이 출력은 가산기(34)의 입력단(B)에 입력시킨다.

가산기(27)의 출력은 지연기(28)에 입력되어 일정 샘플지연된 다음 가산기(34)로 입력된다.

본 발명의 디지털 RGB 엔코더는 RGB 입력에서 멀티플렉서(26)의 출력까지 모든 동작이 파이프라인 구조로 되어 있으므로 가산기등 각 구성부분의 동작은 동작후 래치하여 다음 동작을 수행하므로 지연기(28)지연샘플수는 롬(20)의 Y,U,V출력중 U,V의 연산처리과정이 길게 되므로 Y의 연산처리과정과의 차이만큼 지연단의 래치수를 결정한다.

창발생기(21)는 CSYNC 구간중에서 버스트신호가 위치할 구간을 B-W로 출력하고 영상부분이 위치할 구간을 C-W로 출력한다.

CSYNC 레벨치발생기(22)는 1비트로 되어있는 CSYNC를 n비트의 디지털 콤포지트신호의 싱크팁 레벨과 페데스탈 레벨값을 출력한다. 버스트발생기(23)는 CSYNC와 위상 관계가 일치하는 버스트 레벨값을 출력한다. CSYNC 레벨치발생기(22)의 출력과 버스트발생기(23)의 출력은 멀티플렉서(25)의 입력단(A,B)에 각각 입력되어 창발생기(21)의 출력 B-W에 의해 선택 출력된다.

멀티플렉서(26)의 출력은 디지털 콤포지트신호이므로 이를 D/A 변환기(35)를 아날로그 콤포지트신호로 만들어 티브이(TV) 화상을 구동하도록 한다.

디지털 RGB 엔코더의 동작설명을 제3도와 제4도와 제5도와 제6도를 중심으로 하면 다음과 같다.

티브이 화상과 R.G.B 콤포넌트와 Y,U,V의 관계식은 다음과 같다.

Y =(0.299R+0.588G+0.114B)

V =(0.701R-0.588G-0.114B)×0.877

U =(-0.299R-0.588G+0.886B)×0.493

따라서, R.G.B를 어드레스로 하여 Y, U, V값을 데이터로 출력하도록 롬(20)을 이용하면 간단하고 정확한 Y,U,V값을 추출할 수 있다.

위 수식에서 계수 0.877과 0.493은 컬러값이 오버모듈레이션이 되는 것을 방지하기 위한 계수값이다.

U,V와 버스트간의 위상 관계는 제3도와 같다.

버스트의 주파수는 FSC(NTSC 경우 3.58MHz)이므로 본 구성에서 주클럭 MCLK를 제5도의 파형 ①과 같이 NTSC인 경우 14.31818MHz인 4FSC를 이용하면 4FSC의 4포인트로 FSC를 구성할 수 있다.

디지털 RGB 엔코더에서는 아날로그회로와는 달리 V,U 모듈레이션과 이의 합성이 간단하게 된다. 제3도의 위상 관계에 기초하면 U,V 및 버스트의 위상은 제6도와 같다.

따라서, C=Usinθ+Vcosθ이므로 컬러신호는 a₁점에서 V가 출력되고 a₂점에서 U, a₃점에서 -V, a₄점에서 -U가 출력되며 이 출력이 버스트 1주기마다 반복되므로 제4도의 블록(29)(30)(31)(32)을 이용하여 U, -U, V, -V를 만든 후 제5도의 파형 ⑧과 같이 UV 선택기(24)의 출력이 순차적으로 C,A,D,B 순으로 반복 선택하여 멀티플렉서(33)를 통해 출력시키면 컬러성분이 생성된다.

입력되는 CSYNC를 바탕으로 RS170A의 규격에 의해 8비트 D/A출력을 갖도록 하면 CSYNC 레벨치발생기(22)는 파형 ⑥과 같이 일정치의 페데스탈 레벨과 싱크팁을 갖는 파형을 출력하고, 버스트발생기(23)는 파형 ⑥ CSYNC의 하강에지를 기준으로 하여 버스트 레벨값을 게속발진한다.

버스트 레벨값 및 모든 신호는(제7도의 파형 ③)을 기준으로 생성되는데은 버티칼 싱크 4주기마다 반복시킨다.

본 발명은 회로동작이 1샘플(=1/14.31818MHz≒70ns)내에 이루어지지 않으므로 파이프라인 구조를 이용하여 입력이 K 샘플 순차적으로 뒤져 출력으로 나타난다.(제7도의 파형 ④ 및 ⑤)창발생기(21)의 출력인 버스트 윈도우 B-W와 영상신호 윈도우 C-W는 제5도의 파형 ⑨와 같다. 따라서 B-W가 0시 레벨치발생기(22)의 출력인 파형 ⑥이 출력된다. 1시 버스트발생기(23)의 출력인 파형 ⑦이 출력된다.

영상신호 윈도우 C-W가 0시 파형 ⑥⑦의 합성신호가 멀티플렉서(25)를 통해 출력되다가 1시 루미넌스 Y와 컬러신호를 합성한 가산기(34)의 출력인 디지털 영상신호가 출력되어 멀티플렉서(26)의 출력은 파형 10과 같은 완전한 디지털 콤포지트신호가 출력된다.

윈도우 C-W와 B-W는 RS170A 규격에 따라점,점,점과 같이 버스트의 위상 관계를 고려하여 발생시킨다.

이상에서와 같이 본 발명은 R.G.B 엔코딩장치를 디지털로 구성할 수 있는 효과를 준다.

Claims

각 m비트의 디지털 R,G,B값을 어드레스로 입력받아 대응하는 RGB에 해당하는 Y,U,V값을 출력하는 롬(20)과, 루미넌스 Y값이 콤포지트신호의 페데스탈 레벨(FL)보다 작지 않도록 상기 롬(20)의 출력(Y)과 페데스탈 레벨(FL)값이 입력받아 서로 가산하는 가산기(27)와, 상기 롬(20)의 출력(U,V)을 입력받아 저역필터링하는 저역필터(29,30)와, 상기 저역필터(29),(30)으로부터 각기 출력된 데이터에 -1을 각기 승산하는 -U 변환기(31) 및 -V 변환기(32)와, 상기 저역필터(29,30)와 -U 변환기(31) 및 -V 변환기(32)의 출력 데이터를 각기 입력받아 이를 선택신호(SEL)에 따라서 선택적으로 출력하는 멀티플렉서(33)와, 상기 멀티플렉서(33)가 입력된 데이터를 선택적으로 출력하도록 선택신호를 발생시키는 UV 선택기(24)와, 상기 멀티플렉서(33)의 출력과 지연기(28)을 통해 출력되는 가산기(27)의 출력 데이터를 서로 가산처리하는 가산기(34)와, CSYNC 구간중에서 버스트신호가 위치할 구간을 B-W로 출력하고 영상부분이 위치할 구간을 C-W로 출력하는 창발생기(21)와, 1비트로 되어 있는 CSYNC를 N비트의 디지털 콤포지트신호의 싱크팁레벨과 페데스탈 레벨값을 출력하는 CSYNC 레벨치발생기(22)와, CSYNC와 위상 관계가 일치하는 버스트 레벨값을 출력하는 버스트발생기(23)와, CSYUN 레벨치발생기(22)의 출력과 버스트발생기(23)의 출력을 입력받아 상기 창발생기(21)의 출력 B-W에 의해 선택 출력하는 멀티플렉서(25)와, 상기 멀티플렉서(25)의 출력과 가산기(34)의 출력을 입력받아 상기 창발생기(21)의 출력신호(C-W)에 따라 선택출력하는 멀티플렉서(26)와, 상기 멀티플렉서(26)의 디지털 콤포지트신호를 아날로그신호로 변환하는 D/A변환기(35)로 구성된 것을 특징으로 하는 디지털 색신호 엔코터장치.