KR960012799B1 - 고정시간 가속회로를 갖는 위상고정루프(pll) 주파수 합성기 - Google Patents

Abstract

요약없음

Description

고정시간 가속회로를 갖는 위상고정루프(PLL) 주파수 합성기

제1도는 종래의 위상고정루프(PLL) 주파수합성기의 구성도.

제2도는 본 발명에 따른 고정시간 가속회로를 부가한 위상고정루프(PLL) 주파수 합성기의 구성도.

제3도는 본 발명의 일실시예에 따른 고정시간 가속회로의 회로도.

* 도면의 주요부분에 대한 부호의 설명

2 : 위상차 검출기4 : 루프필터

6 : 고정시간 가속회로8 : 가산기

10 : 전압제어발진기(VCO)12 : 분주기

16 : 논리합 회로18 : N 비트 계수기

20 : 아날로그 스위치22 : 전원

24 : 저항 네트웍

본 발명은 출력주파수를 발생시키는데 소요되는 고정시간을 단축시키기 위한 고정시간 가속회로를 구비하는 위상고정루프 주파수합성기에 관한 것으로, 특히 위상차 검출기와 전압제어발진기(VCO) 사이에 고정시간 가속회로를 구비하여 그 출력과 루프필터의 출력을 가산기를 통해 합산하여 전압제어발진기(VCO)를 제어하도록 하여 출력주파수를 발생하기 위한 고정시간을 단축시킬 수 있는 위상고정루프(PLL) 주파수합성기에 관한 것이다.

위상고정루프 방식을 이용한 기존의 주파수합성기에서 출력주파수를 발생시키는데 소요되는 고정시간은 주로 루프필터(loop filter)의 대역에 의존한다. 일반적으로 위상고정루프(PLL)에서 루프필터의 대역을 크게하여 고정시간을 짧게하면 출력주파수의 발생시간은 단축되나 주파수의 안정성 유지면에서 불리하고, 대역을 좁게하여 안정된 출력주파수를 얻고자 할 경우에는 고정시간이 길어지게 되는 트레이드 오프(trade off)관계가 있다. 따라서, 위상고정루프(PLL) 방식의 주파수합성기를 사용하는 무선통신기기나 이동통신단말기에서는 이 두가지의 관계를 고려하여 시스템에 적용하고 있다.

그런데, 이동통신단말기에서는 채널검색이나 핸드오프를 위하여 고속의 고정시간과 높은 주파수 안정도를 요구하고 있다. 따라서, 이를 만족하기 위한 방법으로 하이브리드 형태의 주파수합성기 등이 연구되고 있다.

종래의 기술을 제1도를 참조하여 설명하면 다음과 같다. 제1도는 종래의 위상고정루프(PLL) 주파수합성기를 나타내는 구성도로서, 도면에서 2는 위상차 검출기, 4는 루프필터, 10은 전압제어발진기(VCO), 12는 분주기를 각각 나타낸다.

위상차 검출기(2)는 입력되는 기준주파수(Fref)와 분주기(12)를 통한 전압제어발진기(VCO)(10)에서 발생되는 출력주파수(Fo)의 위상을 비교하여 위상차에 해당하는 만큼의 펄스폭을 출력하여 루프필터(4)에 공급한다.

루프필터(4)는 위상차 검출기(2)에서 공급되는 펄스를 정해진 시간동안 평균을 취한후에 이 값으로 전압제어 발진기(VCO)(10)를 제어하여 전압제어발진기(VCO)(10)의 출력주파수(Fo)를 조정하여 분주기(12)를 통하여 위상차 검출기(2)로 궤환시켜 위상차이가 0이 될때까지 상기 과정을 반복한다. 위상고정루프(PLL) 방식의 주파수합성기의 출력주파수값은 기준주파수와 전압제어발진기(VCO) 출력을 분주하는 분주비의 곱으로 나타난다.

그러나, 종래 기술은 필터의 대역, 즉 평균치를 취하는 시간을 길게함으로써 위상차이를 최대한 0에 가깝게 유지하여 출력 주파수의 안정성을 높일 수 있었으나, 출력을 얻는데 소요되는 고정시간이 길어지는 문제점이 있었다.

따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은, 위상차 검출기와 전압제어발진기(VCO) 사이에 고정시간 가속회로를 구비함으로써 루프필터에서 나온 출력과 합산하여 전압제어발진기(VCO)를 제어하여 출력주파수를 발생하기 위한 고정시간을 단출할 수 있으며, 높은 주파수 안정성을 얻을 수 있는 위상고정루프(PLL) 주파수 합성기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 외부로부터 입력되는 기준주파수와 분주된 출력주파수의 위상을 비교하여 위상차에 따른 펄스폭을 출력하고, 상기 기준주파수를 소정의 배수로 샘플링하여 샘플링 펄스를 출력하는 위상차 검출 수단; 상기 위상차 검출 수단의 펄스신호를 입력받아 소정의 시간동안 평균값을 취하여 그에 따른 제어전압을 출력하는 루프필터링 수단 ; 상기 위상차 검출 수단의 펄스신호와 샘플링 펄스를 입력받아 위상차 펄스폭의 크기에 따른 직류전압을 발생시키는 고정시간 가속수단; 상기 루프필터링 수단의 제어전압을 일입력으로 하고, 상기 고정시간 가속수단의 직류전압을 타입력으로 하여 합산하는 가산수단; 상기 가산수단의 출력전압에 제어되어 출력주파수를 발생하는 전압제어 발진수단 ; 상기 전압제어 발진수단의 출력주파수를 입력받아 소정의 배수로 분주하여 상기 위상차 검출 수단으로 출력하는 분주수단을 구비한다.

이하, 첨부된 제2도와 제3도를 참조하여 본 발명의 일실시예를 상세히 설명한다.

제2도는 본 발명에 따른 고정시간 가속회로를 부가한 위상고정루프(PLL) 주파수합성기의 구성도이고, 제3도는 본 발명의 일실시예에 따른 고정시간 가속회로의 회로도로서, 도면에서 2는 위상차 검출기, 4는 루프필터, 6은 고정시간 가속회로, 8은 가산기, 10은 전압제어발진기, 12는 분주기, 16는 논리합 회로, 18은 N비트 계수기, 20아날로그 스위치, 22는 전원, 24는 저항 네트웍을 각각 나타낸다.

제2도에 도시된 바와 같이, 위상차 검출기(2)의 출력펄스는 고정시간 가속회로(6)의 펄스폭 감지회로에 인가되어 위상차 펄스폭의 크기에 따른 직류전압을 발생시키고 이를 루프필터(4)의 출력과 합하여 전압제어발진기(VCO)(10)를 제어하는 구동전압으로 사용하다.

따라서, 종래의 위상고정루프(PLL) 주파수합성기에서 출력주파수 안정도를 고려하여 필터의 응답시간을 길게할 경우에 최종 제어전압을 발생시키는데 소요되는 시간을 가속회로의 출력을 직접 합산시킴으로써 단축시킬 수 있게 된다.

고정시간 가속회로(6)는 기준주파수(Fref)의 N배의 샘플링 펄스로 위상차 펄스의 논리상태를 판단하여 논리상태에 해당하는 펄스의 갯수를 계수하고 한주기의 기준주파수(Fref) 주기동안 누적된 샘플링 펄스의 갯수에 따라 가변 직류전압발생부(20,24)의 출력을 제어한다. 또한, 이 출력직류전압을 연산증폭기를 이용한 가산기(8)를 이용하여 루프필터(4)의 출력과 합하여 전압제어발진기(10)에 공급함으로써 전압제어발진기(10) 제어전압의 상승시간을 단축시켜 고정시간을 가속화한다.

제3도에 도시된 바와 같이, 고정시간 가속회로(6)는 논리합 회로(16)와 N비트 계수기(18)와 아날로그 스위치(20)와 저항네트웍(22)으로 구성된다.

기준주파수(Fref)의 N배에 해당하는 샘플링 펄스는 위상차 검출기(2)의 출력펄스와 논리합 회로(16)에서 연산되어 위상차 펄스폭 만큼의 클럭 갯수를 얻는다. 이것을 N비트 계수기(18)에 인가하여 클럭 갯수를 계수하고 계수된 결과를 아날로그 스위치(20)에 공급하여 스위치를 제어한다.

아날로그 스위치(20)의 중앙단자는 공통으로 연결한 후 저항을 통해 그라운드로 접지한다. 각 스위치의 A측단자는 저항네트웍(24)으로 연결되어 저항비에 따른 전류가 스위치 동작에 의해 공통단자의 저항으로 흘러 전압제어발진기(10) 제어전압을 형성하도록 한다. 즉, 아날로그 스위치(20)의 출력은 루프필터(4)의 출력전압과 연산증폭기를 이용한 가산기(8)에서 합산되어 전압제어발진기(10)를 제어하는 조정전압을 발생시킨다.

이상에서 언급한 바와 같이 본 발명은 위상차 검출기와 전압제어발진기(VCO) 사이에 고정시간 가속회로를 구비함으로써 루프필터에서 나온 출력과 합산하여 전압제어발진기(VCO)를 제어하여 출력주파수를 발생하기 위한 고정간을 단축할 수 있으며, 높은 주파수 안정성을 얻을 수 있는 우수한 효과를 갖는다.

Claims (3)

1. 외부로부터 입력되는 기준주파수와 분주된 출력주파수의 위상을 비교하여 위상차에 따른 펄스폭을 출력하고, 상기 기준주파수를 소정의 배수로 샘플링하여 샘플링 펄스를 출력하는 위상차 검출 수단(2); 상기 위상차 검출 수단(2)의 펄스신호를 입력받아 소정의 시간동안 평균값을 취하여 그에 따른 제어전압을 출력하는 루프필터링 수단(4); 상기 위상차 검출 수단(2)의 펄스신호와 샘플링 펄스를 입력받아 위상차 펄스폭의 크기에 따른 직류전압을 발생시키는 고정시간 가속수단(6); 상기 루프필터링 수단(4)의 제어전압을 일입력으로 하고, 상기 고정시간 가속수단(6)의 직류전압을 타입력으로 하여 합산하는 가산수단(8); 상기 가산수단(8)의 출력전압에 제어되어 출력주파수를 발생하는 전압제어 발진수단(10); 상기 전압제어 발진수단(10)의 출력주파수를 입력받아 소정의 배수로 분주하여 상기 위상차 검출 수단(2)으로 출력하는 분주수단(12)를 구비하여 이루어진 위상고정루프(PLL) 주파수 합성기.
2. 제1항에 있어서, 상기 고정시간 가속수단(6)은, 상기 위상차 검출 수단(2)으로부터 펄스신호와 샘플링 펄스를 입력받아 위상차 펄스의 논리상태를 판단하여 논리상태에 해당하는 펄스 갯수를 얻는 논리합 연산 수단(16); 상기 논리합 연산 수단(16)의 펄스 갯수를 입력받아 상기 기준주파수의 한주기동안 펄스 갯수를 계수하여 제어신호를 출력하는 계수수단(18); 외부로부터 전원(22)을 입력받아 다수의 저항에 따른 직류전압을 출력하는 저항 네트웍(24); 및 상기 계수수단(18)으로부터 출력되는 제어신호에 따라 스위칭되어 상기 저항 네트웍(24)으로부터 출력되는 직류전압을 상기 가산수단(8)으로 출력하는 스위칭 수단(20)을 구비하는 것을 특징으로 하는 위상고정루프(PLL) 주파수 합성기.
3. 제1항 또는 제3항에 있어서, 상기 가산수단(8)은, 연산증폭기로 구성된 것을 특징으로 하는 위상고정루프(PLL) 주파수 합성기.