KR960012731A - 주파수 편이 키잉 변조기 - Google Patents

주파수 편이 키잉 변조기 Download PDF

Info

Publication number
KR960012731A
KR960012731A KR1019940023032A KR19940023032A KR960012731A KR 960012731 A KR960012731 A KR 960012731A KR 1019940023032 A KR1019940023032 A KR 1019940023032A KR 19940023032 A KR19940023032 A KR 19940023032A KR 960012731 A KR960012731 A KR 960012731A
Authority
KR
South Korea
Prior art keywords
frequency
divider
output
synthesizer
modulation
Prior art date
Application number
KR1019940023032A
Other languages
English (en)
Other versions
KR960012922B1 (ko
Inventor
이상문
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940023032A priority Critical patent/KR960012922B1/ko
Publication of KR960012731A publication Critical patent/KR960012731A/ko
Application granted granted Critical
Publication of KR960012922B1 publication Critical patent/KR960012922B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 다이렉트 디지탈 신디사이저(Direct Ditital synthesizer:DDS)가 갖는 높은 주파수 분해도 및 주파수 제어의 편리함을 이용하여 기준 변조기를 구성하므로써 저속 데이터의 변조가 손쉽게 일어날 수 있도록 한 주파수 편이 키이(Frequency Shift Keying:이하 FSK라 칭한다)변조기에 관한 것으로, 주파수 합성부(20)에서 설정해 놓은 채널에 원하는 편이가 일어나도록 작은 변조 지수의변조를 미리 일으켜 주는 다이렉트 디지탈 신디사이저(10)와, 무선주파수(RF)채널을 설정하여 주는 주파수 합성부(20)로 구성하는 것을 특징으로 하여, PLL로 구성된 주파수변조의 변조기에 FSK디지탈 변조를 시키면 저속 데이터 변조가 잘 일어나지 않는 것을 개선하여 주므로 저속 데이터의 변조가 손쉽게 일어나도록 한 FSK 변조기에 관한 것이다.

Description

주파수 편이 키잉 변조기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 주파수 편이 변조기의 구성도이다.

Claims (1)

  1. 주파수 제어 데이타를 입력받아 이 데이타를 수치제어하여 발진하는 수치제어발진기(4), 상기 수치제어발진기(4)의 디지탈 값의 출력을 입력하여 아날로그 값으로 변환하는 디지탈-아날로그 변환기(5), 및 상기 디지탈-아날로그 변환기(5)의 출력 값을 필터링하는 저역통과필터(6)를 포함하여 구성되어 주파수 합성부(20)에서 설정해 놓은 채널에 원하는 주파수 편이가 일어나도록 작은 변조 지수의 변조를 미리 일으켜 주는 다이렉트 디지탈 신디사이저부(10)와; 그리고 상기 다이렉트 디지탈 신디사이저부(10)의 저역통과필터(6)의 출력에서 분주기(R)를 거친 신호 주파수 및 전압제어발진기(3)에서 피이드백된 신호에서 분주기(P) 및 분주기(N)을 거친 신호 주파수를 입력하여 두 신호 주파수의 위상차에 대응하는 전압을 발생시키는 위상검출기(1)와, 상기 위상검출기(1)에서 발생하는 고주파 성분을 제거하는 저역통과필터(2), 및 상기 저역통과필터(2)의 출력을 입력하여 제어 전압에 의하여 발진 주파수를 변화시키고 그 출력을 분주기(P)와 분주기(N)를 거쳐 위상검출기(1)로 부가하는 전압제어발진기(3)를 포함하여 구성되어 무선주파수(RF) 채널을 설정하여 주는 주파수 합성부(20)로 구성하는 것을 특징으로 하는 주파수 편이 키잉 변조기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023032A 1994-09-13 1994-09-13 주파수 편이 키잉 변조기 KR960012922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023032A KR960012922B1 (ko) 1994-09-13 1994-09-13 주파수 편이 키잉 변조기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023032A KR960012922B1 (ko) 1994-09-13 1994-09-13 주파수 편이 키잉 변조기

Publications (2)

Publication Number Publication Date
KR960012731A true KR960012731A (ko) 1996-04-20
KR960012922B1 KR960012922B1 (ko) 1996-09-25

Family

ID=19392604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023032A KR960012922B1 (ko) 1994-09-13 1994-09-13 주파수 편이 키잉 변조기

Country Status (1)

Country Link
KR (1) KR960012922B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426863B1 (ko) * 2014-03-19 2014-08-06 국방과학연구소 특징인자를 이용한 레이더 펄스내 변조형태 인식 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426863B1 (ko) * 2014-03-19 2014-08-06 국방과학연구소 특징인자를 이용한 레이더 펄스내 변조형태 인식 방법

Also Published As

Publication number Publication date
KR960012922B1 (ko) 1996-09-25

Similar Documents

Publication Publication Date Title
US6198353B1 (en) Phase locked loop having direct digital synthesizer dividers and improved phase detector
US5329253A (en) Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal
JP2526847B2 (ja) ディジタル方式無線電話機
CA1097411A (en) Frequency synthesizer
US5353311A (en) Radio transmitter
US6650721B1 (en) Phase locked loop with numerically controlled oscillator divider in feedback loop
KR960700556A (ko) 프랙셔널 N 주파수 합성기 및 주파수 합성 방법(Fractional N Frequency Synthesis with Residual Error Correction and Method Thereof)
KR960700578A (ko) 자동 주파수 제어 장치(Automatic Frequency Control Apparatus)
JP2806059B2 (ja) 位相同期ループシンセサイザ
AU2003260874A1 (en) Voltage-controlled oscillator presetting circuit
US20080258833A1 (en) Signal Generator With Directly-Extractable Dds Signal Source
KR910005582A (ko) 아날로그 디지탈 pll
KR970019089A (ko) 위상 고정 루프 회로를 사용한 클럭 발생기(clock generator unilizing phase locked loop circuit)
KR100296832B1 (ko) 이산시간신호처리시스템
KR960012731A (ko) 주파수 편이 키잉 변조기
CA2192881A1 (en) PLL Circuit and Noise Reduction Means for PLL Circuit
IL139305A (en) Wide band high resolution synthesizer
JPH0832350A (ja) 周波数シンセサイザ
KR19980080410A (ko) 디지털클록 신시사이저
JPH0548453A (ja) 周波数シンセサイザ
JP2757801B2 (ja) ダイレクト・デジタル・シンセサイザ位相同期発振回路
US7005925B2 (en) Low noise synthesizer and method employing first tunable source and first and second reference sources
JPS57180256A (en) Fsk modulator
KR960006299A (ko) 위상 동기 루프 장치
JPS5820169B2 (ja) 無線通信機の回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee