KR960011668A - Adaptive Data Slicer - Google Patents

Adaptive Data Slicer Download PDF

Info

Publication number
KR960011668A
KR960011668A KR1019940024012A KR19940024012A KR960011668A KR 960011668 A KR960011668 A KR 960011668A KR 1019940024012 A KR1019940024012 A KR 1019940024012A KR 19940024012 A KR19940024012 A KR 19940024012A KR 960011668 A KR960011668 A KR 960011668A
Authority
KR
South Korea
Prior art keywords
output signal
clipping
value
comparing
signal
Prior art date
Application number
KR1019940024012A
Other languages
Korean (ko)
Other versions
KR0135836B1 (en
Inventor
이성원
김제원
오영화
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940024012A priority Critical patent/KR0135836B1/en
Publication of KR960011668A publication Critical patent/KR960011668A/en
Application granted granted Critical
Publication of KR0135836B1 publication Critical patent/KR0135836B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/065Binary decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

본 발명은 적응형 데이타 슬라이서를 공개한다. 그 회로는 입력되는 신호를 클램핑하기 위한 클램핑 수단, 상기 클램핑 수단의 출력신호를 디지탈 신호로 변환하기 위한 아날로그/디지탈 변환수단, 상기 아날로그/디지탈 변환수단의 출력신호의 상부와 하부를 제1, 제2레벨로 클리핑하기 위한 클리핑 수단, 상기 클리핑 수단의 출력신호와 제1, 2, 3 기준신호들과 비교하여 제1, 2, 3, 4값을 발생하기 위한 비교수단, 상기 제1, 2, 3, 4값을 입력하여 클리핑 레벨을 결정하여 상기 클리핑 수단에 입력하기 위한 클리핑 레벨 결정수단, 상기 클리핑 수단의 출력신호의 제1상태를 유지하는 기간 또는 제2상태를 유지하는 기간을 확인하여 그 중간값에서 데이타를 샘플링하는 위상 검출수단, 및 상기 위상 검출수단의 출력신호에 응답하여 상기 비교수단의 출력신호를 2래치하여 출력하기 위한 래치수단으로 구성되어 있다. 따라서, 신뢰성 있는 데이타 슬라이서 동작을 수행할 수 있다.The present invention discloses an adaptive data slicer. The circuit comprises first and second clamping means for clamping an input signal, analog / digital converting means for converting the output signal of the clamping means into a digital signal, and upper and lower portions of the output signal of the analog / digital converting means. Clipping means for clipping at two levels, comparison means for generating first, second, third, and fourth values by comparing the output signal of the clipping means and first, second, and third reference signals, and the first, second, Check the clipping level determination means for inputting 3, 4 values to determine the clipping level and input it to the clipping means, the period for maintaining the first state of the output signal of the clipping means or the period for maintaining the second state. Phase detection means for sampling data at an intermediate value, and latch means for latching and outputting the output signal of the comparison means in response to the output signal of the phase detection means. There is. Thus, reliable data slicer operation can be performed.

Description

적응형 데이타 슬라이서Adaptive Data Slicer

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제3도는 본 발명의 디지탈 형 적응형 데이타 슬라이서의 블럭도이다.3 is a block diagram of a digital adaptive data slicer of the present invention.

Claims (10)

입력되는 신호를 클램핑하기 위한 클램핑 수단 ; 상기 클램핑 수단의 출력신호를 디지탈 신호로 변환하기 위한 아날로그/디지탈 변환수단 ; 상기 아날로그/디지탈 변환수단의 출력신호의 상부와 하부를 제1, 제2레벨로 클리핑하기 위한 클리핑수단 ; 상기 클리핑수단의 출력신호와 제1, 2, 3기준신호들과 비교하여 제1, 2, 3, 4값을 발생하기 위한 비교수단 ; 상기 제1, 2, 3, 4값을 입력하여 클리핑 레벨을 결정하여 상기 클리핑수단에 입력하기 위한 클리핑 레벨 결정수단 ; 상기 클리핑 수단의 출력신호의 제1상태를 유지하는 기간 또는 제2상태를 유지하는 기간을 확인하여 그 중간값에서 데이타를 샘플링하는 위상 검출수단 ; 및 상기 위상 검출수단의 출력신호에 응답하여 상기 비교수단의 출력신호를 래치하여 출력하기 위한 래치수단을 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.Clamping means for clamping an input signal; Analog / digital conversion means for converting the output signal of the clamping means into a digital signal; Clipping means for clipping the upper and lower portions of the output signal of the analog / digital conversion means to first and second levels; Comparison means for generating first, second, third, and fourth values by comparing the output signal of the clipping means with first, second, and third reference signals; Clipping level determination means for inputting the first, second, third, and fourth values to determine a clipping level and inputting the clipping level to the clipping means; Phase detection means for checking a period for maintaining a first state or a period for maintaining a second state of an output signal of said clipping means, and sampling data at an intermediate value thereof; And latching means for latching and outputting the output signal of said comparing means in response to the output signal of said phase detecting means. 제1항에 있어서, 상기 클리핑 수단은 상기 아날로그 디지탈 변환수단의 출력신호와 상기 제1레벨 값을 입력하여 상기 아날로그 디지탈 변환수단의 출력신호가 상기 제1레벨 값보다 크거나 같은지를 비교하기 위한 제1비교수단 ; 상기 아날로그 디지탈 변환수단의 출력신호와 상기 제2레벨 값을 입력하여 상기 아날로그 디지탈 변환수단의 출력신호가 상기 제2레벨 값보다 작은지를 비교하기 위한 제2비교수단 ; 상기 제1비교수단의 출력신호에 응답하여 상기 제1레벨 값을 출력하고 상기 제1비교수단의 반전된 출력신호에 응답하여 상기 아날로그 디지탈 변환수단의 출력신호를 출력하는 제1선택수단 ; 및 상기 제2비교수단의 출력신호에 응답하여 상기 제2레벨 값을 출력하고 상기 제2비교수단의 반전된 출력신호에 응답하여 상기 제1선택수단의 출력신호를 출력하는 제2선택수단을 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.The method of claim 1, wherein the clipping means is configured to input an output signal of the analog digital conversion means and the first level value to compare whether the output signal of the analog digital conversion means is greater than or equal to the first level value. 1 comparative means; Second comparing means for inputting the output signal of the analog digital converting means and the second level value to compare whether the output signal of the analog digital converting means is smaller than the second level value; First selecting means for outputting the first level value in response to the output signal of the first comparing means and for outputting the output signal of the analog digital conversion means in response to the inverted output signal of the first comparing means; And second selecting means for outputting the second level value in response to the output signal of the second comparing means and outputting the output signal of the first selecting means in response to the inverted output signal of the second comparing means. Digital type adaptive data slicer characterized in that. 제1항에 있어서, 상기 비교수단은 상기 클리핑 수단의 출력신호와 상기 제1기준전압을 비교하여 상기 클리핑 수단의 출력신호가 상기 제1기준전압보다 크거나 같은 경우 상기 제1값을 발생하기 위한 제3비교수단 ; 상기 클리핑 수단의 출력신호와 상기 제2기준전압을 비교하여 상기 클리핑 수단의 출력신호가 상기 제2기준전압보다 크거나 같은 경우 상기 제2값을 발생하기 위한 제4비교수단 ; 상기 제4비교수단의 출력신호를 반전하여 상기 제3값을 발생하기 위한 반전수단 ; 상기 클리핑 수단의 출력신호와 상기 제3기준전압을 비교하여 상기 제3기준전압이 상기 클리핑 수단의 출력신호보다 큰 경우 상기 제4값을 발생하기 위한 제5비교수단을 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.The method of claim 1, wherein the comparing means compares the output signal of the clipping means and the first reference voltage to generate the first value when the output signal of the clipping means is greater than or equal to the first reference voltage. Third comparative means; Fourth comparing means for generating the second value when the output signal of the clipping means is greater than or equal to the second reference voltage by comparing the output signal of the clipping means with the second reference voltage; Inverting means for inverting the output signal of said fourth comparing means to generate said third value; And a fifth comparing means for generating the fourth value when the third reference voltage is greater than the output signal of the clipping means by comparing the output signal of the clipping means with the third reference voltage. Adaptive Data Slicer. 제1항에 있어서, 상기 클리핑 레벨 결정수단은 상기 제1값과 상기 제2값을 논리곱하기 위한 제1논리곱 게이트 ; 상기 제3값과 상기 제4값을 논리곱하기 위한 제2논리곱 게이트 ; 상기 제1논리곱 게이트의 출력신호에 응답하여 업/다운 카운팅하여 상기 제1기준신호를 발생하기 위한 제1계수수단 ; 상기 제2논리곱 게이트의 출력신호에 응답하여 업/다운 카운팅하여 상기 제3기준신호를 발생하기 위한 제2계수수단 ; 상기 제1, 제2계수수단의 출력신호를 가산하기 위한 가산수단 ; 상기 가산수단의 출력신호의 평균값을 계산하여 상기 제2기준신호를 발생하기 위한 제1나눗셈 수단을 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.2. The apparatus of claim 1, wherein the clipping level determining means comprises: a first logical gate for logically multiplying the first value and the second value; A second logical gate to logically multiply the third value and the fourth value; First counting means for generating the first reference signal by counting up / down in response to an output signal of the first logical gate; Second counting means for generating the third reference signal by counting up / down in response to the output signal of the second logical gate; Adding means for adding output signals of the first and second counting means; And first dividing means for calculating an average value of the output signal of said adding means to generate said second reference signal. 제1항에 있어서, 상기 위상 검출수단은 상기 제1값과 기준 클럭신호를 입력하여 논리곱하기 위한 제3논리곱 게이트 ; 상기 제1값에 의해서 인에이블되고 상기 제3논리곱 게이트의 출력신호를 클럭신호로 카운팅하기 위한 제3계수수단 ; 상기 제3계수수단의 출력신호의 평균값을 구하기 위한 제2나눗셈 수단 ; 상기 제1값을 클럭신호로 하여 상기 제2나눗셈 수단의 출력신호를 래치하여 출력하기 위한 래치를 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.2. The apparatus of claim 1, wherein the phase detection means comprises: a third logical gate for inputting and ANDing the first value and a reference clock signal; Third counting means, enabled by the first value and counting an output signal of the third logical gate as a clock signal; Second division means for obtaining an average value of the output signal of the third coefficient means; And a latch for latching and outputting an output signal of said second division means, using said first value as a clock signal. 입력되는 신호를 클램핑하기 위한 클램핑 수단 ; 상기 클램핑 수단의 출력신호의 상부와 하부를 제1, 제2레벨로 클리핑하기 위한 클리핑수단 ; 상기 클리핑 수단의 출력신호를 풀 스윙의 신호로 정규화하기 위한 자동 이득 제어수단 ; 상기 자동 이득 제어수단의 출력신호와 제1, 2, 3기준신호들과 비교하여 제1, 2, 3, 4값을 발생하기 위한 비교수단 ; 상기 제1, 2, 3, 4값을 입력하여 클리핑 레벨을 결정하여 상기 클리핑 수단에 입력하기 위한 클리핑 레벨 결정수단 ; 상기 클리핑 수단의 출력신호의 제1레벨을 유지하는 기간 또는 제2레벨을 유지하는 기간을 확인하여 그 중간값에서 데이타를 샘플링하는 위상 검출수단 ; 및 상기 위상 검출수단의 출력신호에 응답하여 상기 비교수단의 출력신호를 래치하여 출력하기 위한 래치수단을 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.Clamping means for clamping an input signal; Clipping means for clipping the upper and lower portions of the output signal of the clamping means to first and second levels; Automatic gain control means for normalizing the output signal of the clipping means to a signal of full swing; Comparison means for generating first, second, third, and fourth values by comparing the output signal of the automatic gain control means with first, second, and third reference signals; Clipping level determining means for inputting the first, second, third, and fourth values to determine a clipping level and inputting the clipping level to the clipping means; Phase detection means for checking a period in which the first level of the output signal of the clipping means is maintained or a period in which the second level is maintained and sampling data at the intermediate value thereof; And latching means for latching and outputting the output signal of said comparing means in response to the output signal of said phase detecting means. 제6항에 있어서, 상기 클리핑 수단은 상기 클리핑 수단의 출력신호와 상기 제1레벨 값을 입력하여 상기 클램핑 수단의 출력신호가 상기 제1레벨 값보다 크거나 같은지를 비교하기 위한 제1비교수단 ; 상기 클램핑 수단의 출력신호와 상기 제2레벨 값을 입력하여 상기 클램핑 수단의 출력신호가 상기 제2레벨 값보다 작은지를 비교하기 위한 제2비교수단 ; 상기 제1비교수단의 출력신호에 응답하여 상기 제1레벨 값을 출력하고 상기 제1비교수단의 반전된 출력신호에 응답하여 상기 클램핑 수단의 출력신호를 출력하는 제1선택수단 ; 및 상기 제2비교수단의 출력신호에 응답하여 상기 제2레벨 값을 출력하고 상기 제2비교수단의 반전된 출력신호에 응답하여 상기 제1선택수단의 출력신호를 출력하는 제2선택수단을 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.7. The apparatus of claim 6, wherein the clipping means comprises: first comparing means for inputting an output signal of the clipping means and the first level value to compare whether the output signal of the clamping means is greater than or equal to the first level value; Second comparing means for inputting the output signal of the clamping means and the second level value to compare whether the output signal of the clamping means is smaller than the second level value; First selecting means for outputting the first level value in response to the output signal of the first comparing means and for outputting the output signal of the clamping means in response to the inverted output signal of the first comparing means; And second selecting means for outputting the second level value in response to the output signal of the second comparing means and outputting the output signal of the first selecting means in response to the inverted output signal of the second comparing means. An analog adaptive data slicer characterized by one. 제6항에 있어서, 상기 비교수단은 상기 클리핑 수단의 출력신호와 상기 제1기준전압을 비교하여 상기 클리핑 수단의 출력신호가 상기 제1기준전압보다 크거나 같은 경우 상기 제1값을 발생하기 위한 제3비교수단 ; 상기 클리핑 수단의 출력신호와 상기 제2기준전압을 비교하여 상기 클리핑 수단의 출력신호가 상기 제2기준전압보다 크거나 같은 경우 상기 제2값을 발생하기 위한 제4비교수단 ; 상기 제4비교수단의 출력신호를 반전하여 상기 제3값을 발생하기 위한 반전수단 ; 상기 클리핑 수단의 출력신호와 상기 제3기준전압을 비교하여 상기 제3기준전압이 상기 클리핑 수단의 출력신호보다 큰 경우 상기 제4값을 발생하기 위한 제5비교수단을 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.The method of claim 6, wherein the comparing means compares the output signal of the clipping means and the first reference voltage to generate the first value when the output signal of the clipping means is greater than or equal to the first reference voltage. Third comparative means; Fourth comparing means for generating the second value when the output signal of the clipping means is greater than or equal to the second reference voltage by comparing the output signal of the clipping means with the second reference voltage; Inverting means for inverting the output signal of said fourth comparing means to generate said third value; And a fifth comparing means for generating the fourth value when the third reference voltage is greater than the output signal of the clipping means by comparing the output signal of the clipping means with the third reference voltage. Adaptive Data Slicer. 제6항에 있어서, 상기 클리핑 레벨 결정수단은 상기 제1값과 상기 제2값을 논리곱하기 위한 제1논리곱 게이트 ; 상기 제3값과 상기 제4값을 논리곱하기 위한 제2논리곱 게이트 ; 상기 제1논리곱 게이트의 출력신호에 응답하여 업/다운 카운팅하여 상기 제1기준신호를 발생하기 위한 제1계수수단 ; 상기 제2논리곱 게이트의 출력신호에 응답하여 업/다운 카운팅하여 상기 제3기준신호를 발생하기 위한 제2계수수단 ; 상기 제1, 제2계수수단의 출력신호를 가산하기 위한 가산수단 ; 상기 가산수단의 출력신호의 평균값을 계산하여 상기 제2기준신호를 발생하기 위한 제1나눗셈 수단을 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.7. The apparatus of claim 6, wherein the clipping level determining means comprises: a first logical gate for logically multiplying the first value and the second value; A second logical gate to logically multiply the third value and the fourth value; First counting means for generating the first reference signal by counting up / down in response to an output signal of the first logical gate; Second counting means for generating the third reference signal by counting up / down in response to the output signal of the second logical gate; Adding means for adding output signals of the first and second counting means; And first division means for calculating an average value of the output signal of said addition means to generate said second reference signal. 제6항에 있어서, 상기 위상 검출수단은 상기 제1값과 기준 클럭신호를 입력하여 논리곱하기 위한 제3논리곱 게이트 ; 상기 제1값에 의해서 인에이블되고 상기 제3논리곱 게이트의 출력신호를 클럭신호로 카운팅하기 위한 제3계수수단 ; 상기 제3계수수단의 출력신호의 평균값을 구하기 위한 제2나눗셈 수단 ; 상기 제1값을 클럭신호로 하여 상기 제2나눗셈 수단의 출력신호를 래치하여 출력하기 위한 래치를 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.7. The apparatus of claim 6, wherein the phase detection means comprises: a third logical gate for inputting and ANDing the first value and a reference clock signal; Third counting means, enabled by the first value and counting an output signal of the third logical gate as a clock signal; Second division means for obtaining an average value of the output signal of the third coefficient means; And a latch for latching and outputting an output signal of said second division means using the first value as a clock signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940024012A 1994-09-23 1994-09-23 Adaptive data slicer KR0135836B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940024012A KR0135836B1 (en) 1994-09-23 1994-09-23 Adaptive data slicer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940024012A KR0135836B1 (en) 1994-09-23 1994-09-23 Adaptive data slicer

Publications (2)

Publication Number Publication Date
KR960011668A true KR960011668A (en) 1996-04-20
KR0135836B1 KR0135836B1 (en) 1998-06-15

Family

ID=19393344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024012A KR0135836B1 (en) 1994-09-23 1994-09-23 Adaptive data slicer

Country Status (1)

Country Link
KR (1) KR0135836B1 (en)

Also Published As

Publication number Publication date
KR0135836B1 (en) 1998-06-15

Similar Documents

Publication Publication Date Title
KR960005555A (en) Phase non-conductor furnaces and PLL circuits
KR920022138A (en) Maximum Likelihood Sequence Metric Calculator
KR960016224A (en) Method and apparatus for detecting noise burst in signal processor
KR910005056A (en) Self-timing channel
KR970077995A (en) Flash Analog-to-Digital Converter
KR960011668A (en) Adaptive Data Slicer
KR940003158A (en) Signal Loss Compensation Circuit of Motor Servo System
KR970024625A (en) Tone and Transition Detection Method and Circuit of Adaptive Pulse Code Modulator
KR920014304A (en) CCT Receiving Method Using Digital Signal Processor
KR920007434A (en) Operating amount conversion system for digital image processing
KR970029055A (en) Error characteristic discrimination circuit
KR970049450A (en) Overflow detector
KR960011844A (en) Digital Restoration Device of DVCR
KR960017287A (en) Apparatus and method for implementing time task schedule
KR900015474A (en) Digital data expansion method and data expansion circuit
KR940022515A (en) Digital maximum value detection method and circuit
KR960042311A (en) Maximum value detection method and circuit
KR880014498A (en) Curing sorting device
KR950024961A (en) Event-centered elevator sequence control device
KR950007475A (en) Digital Audio Interface Format Signal Detection Circuit
KR960042332A (en) Arithmetic correction circuit of digital transform coder
KR930014071A (en) Interrupt controller
KR950022141A (en) Data position detector
KR960003110A (en) Timing restoration system
KR920014302A (en) R2MFC Receiving Method Using Digital Signal Processor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee