KR960011278B1

KR960011278B1 - Flexible address controller of extended rom area

Info

Publication number: KR960011278B1
Application number: KR1019940012724A
Authority: KR
Inventors: 전대현; 조성현; 박노병
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1994-06-07
Filing date: 1994-06-07
Publication date: 1996-08-21
Also published as: KR960002004A

Abstract

an input/output register decoder outputting a control signal to latch a flexible address in an expansion ROM area; a latch part storing the address latched; an address comparator and a ROM controller which compares the flexible address data from the latch part with a system address inputted through a system address bus and activates the corresponding area ROM only if the compared addresses are in the same area.

Description

Flexible Address Controller in Extended ROM Area

제1도는 종래의 화장 롬 영역 제어장치의 블록 회로도이다.1 is a block circuit diagram of a conventional cosmetic ROM region control device.

제2도는 이 발명의 실시예에 따른 확장 롬 영역내의 플렉서블 어드레스 제어기의 블록 회로도이다.2 is a block circuit diagram of a flexible address controller in an extended ROM region according to an embodiment of the present invention.

제3도는 이 발명의 실시예에 따른 화장 롬 영역내의 플렉서블 어드레스 제어기가 동작하는 루틴을 보이는 동작 흐름도이다.3 is an operation flowchart showing a routine in which the flexible address controller in the makeup ROM area according to the embodiment of the present invention operates.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 입출력 레지스터 디코더 2 : 래치부1: I / O register decoder 2: Latch

3 : 어드레스 비교기 및 롬 제어기 4, 20 : 롬3: address comparator and ROM controller 4, 20: ROM

5, 30 : 버퍼 10 : 롬 출력 제어기5, 30: buffer 10: ROM output controller

PSA : 입출력 포트의 어드레스 신호 ASD : 플렉서블 어드헤스 상위비트PSA: Address signal of I / O port ASD: Flexible address high bit

FAD : 래치되어있던 어드레스 SMEMR : 시스템 메모리 리드 사이클FAD: latched address SMEMR: system memory read cycle

ROMOE : 롬 출력 인에이블 SA : 시스템 어드레스ROMOE: ROM Output Enable SA: System Address

SD :시스템 데이타SD: System Data

이 발명은 개인용 컴퓨터(Personal Computer, 이하 PC라 한다)의 롬 확장(expansion)영역을 활성화시켜주는 플렉서블 어드레스 제어기에 관한 것으로서, 더욱 상세하게 말하자면 많은 롭션보드(option board) 설계자들이 PC메모리 블록내의 192k용량에 해당하는 영역의 메모리를 사용하는데 있어서, 필요한 만큼의 영역을 활성화시키는 플렉서블 어드레스 제어기에 관한 것이다.The present invention relates to a flexible address controller that activates the ROM expansion area of a personal computer (PC). More specifically, a lot of option board designers use 192k in a PC memory block. The present invention relates to a flexible address controller for activating as many regions as necessary in using a memory of a region corresponding to a capacity.

보통 PC가 다룰 수 있는 메모리는(표 1)에서와 같이 64K씩 16개의 블록으로 표시할 수 있다.The memory that a PC can usually handle can be represented by 16 blocks of 64K, as shown in Table 1.

상기(표 1)의 C∼E세블록의 192K용량을 확장 홈 영역이라 부른다. 종래에는 옵션 보드가 2개 이상 동시에 쓰여 확장 롬 영역을 사용하는 경우에 서로 같온 어드레스를 사용함으로써 데이타 충돌이 생긴다. 그래서 사용중에 롬의 어드레스 영역을 바꾸고자 할때는 점퍼 세팅(jumper setting)을 이용해서 사용이 가능한 어드레스 영역을 찾아서 변경해야 하므로 사용자가 설치시에 불편함이 많았으며, 흔동되는 경우도 많다.The 192K capacity of the three to three blocks shown in Table 1 is called an extended groove area. Conventionally, when two or more option boards are used at the same time to use an extended ROM area, data collision occurs by using the same address. So when you want to change the address area of the ROM while using it, you have to find and change the address area that can be used by using jumper setting.

이하, 첨부된 도면을 참조로 하여 종래의 확장 롬 영역의 운용에 대하여 설명한다.Hereinafter, the operation of the conventional extended ROM region will be described with reference to the accompanying drawings.

제1도는 종래의 확장 롬 제어장치의 블록 회로도이다.1 is a block circuit diagram of a conventional extended ROM controller.

제1도에 도시되어 있듯이 종래의 확장 롬 영역 제어장치의 구성은, 시스템 메모리 리드 사이를 신호(SMEMR)를 받아서 리드할 번지를 시스템 어드레스 버스(SA[19∼0])에 의해 입력받고, 입력받은 어드레스가 속하는 영역을 두개의 점퍼(Jumper1,Jumper2) 디코딩으로 지정하여 버퍼(30)에 롬 출력 인에이블 신호(ROMOE)를 출력하는 롬 출력 제어기(10)와, 상기 롬 출력 제어기(10)의 제어를 받는 메모리인 롬(20)과, 롬 출력 제어기에서 출력되는 롬 출력 인에이블 신호(ROMOE)를 입력받아서 메모리인 롬에서 해당 어드레스의 데이타를 읽어들여, 시스템 데이타 버스(SD)로 출력하는 버퍼 (30)로 이루어진다.As shown in FIG. 1, the conventional extended ROM area controller has a system address bus SA [19 to 0] for inputting a address to read and receive a signal SMEMR between system memory leads. A ROM output controller 10 for outputting a ROM output enable signal ROMOE to the buffer 30 by designating a region to which the received address belongs to two jumpers (Jumper1 and Jumper2) decoding, and the output of the ROM output controller 10. A buffer that receives the ROM 20, which is the memory under control, and the ROM output enable signal ROMOE, which is output from the ROM output controller, reads data of the corresponding address from the ROM, which is a memory, and outputs the data to the system data bus SD. It consists of 30.

다음(표 2)는 2개의 점퍼 디코딩으로 확장 롬 영역이 결정되는 상태를 보이고 있다.The following (Table 2) shows the extended ROM region determined by two jumper decoding.

(표2)의 예처럼 두 개의 점퍼가 각각 논리적으로 1,0일 경우 확장 롬 경우 확장 롬 영역중에서 활성화되는 영역의 어드레스는 C7FF에서부터 CFFF까지이다. 다시 말해서 옵션 보드 설계자가 직접 사용가능한 영역을 찾아서 그 영역에 해당하는 두 개의 점퍼를 세팅하여 사용한다.As shown in the example of Table 2, when two jumpers are each logically 1,0, the address of the active ROM in the extended ROM region is C7FF to CFFF. In other words, the option board designer finds an available area and sets two jumpers for that area.

그러나 상기 점퍼를 이용한 세팅방법은 특정한 어드레스 영역을 사용하는 중에 다른 어드레스 영역으로 옮겨서 사용하려면, 사용자가 다시 점퍼를 세팅해야만 하는 불편함이 따르는 단점이 있다.However, the setting method using the jumper has a disadvantage in that the user has to set the jumper again to move to another address area while using the specific address area.

본 발명의 목적은 상기한 종래외 단점을 해결하기 위한 것으로서, 사용하고자 하는 확장 롬 영역내의 어드레스를 래치하여, 시스템 어드레스와 비교하는 방식으로 확장 롬 영역중의 활성화시키고자 하는 영역을 한정하여, 해당 영역의 롬을 활성화시켜 버퍼를 통하여 데이터를 전송하는 기능을 수행하는 확장 롬 영역내의 플렉서블 어드레스 제어기를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks of the prior art, by latching an address in an extended ROM region to be used and limiting a region to be activated in the extended ROM region in a manner compared with a system address. The present invention provides a flexible address controller in an extended ROM region that activates a ROM of a region and transmits data through a buffer.

이 발명의 다른 목적은 상기한 목적의 부수적인 기능으로서, 활성화된 롬의 어드레스를 변경하고자 할 때, 입출력 레지스터를 통하여 다른 플렉서를 어드레스로 변경시키는 확장 롬 영역내의 플렉서블 어드레스 제어기를 제공하는데 있다.Another object of the present invention is to provide a flexible address controller in an extended ROM region that changes other flexors to addresses through input / output registers when an address of an activated ROM is to be changed as a secondary function of the above object.

상기한 목적을 달성하기 위한 이 발명의 구성은, 확장 롬 영역의 플렉서블 어드레스를 래치시키기 위한 제어신호를 출력하는 입출력 레지스터 디코더와; 래치되는 어드레스를 저장하는 레지스터인 래치부와; 그리고 래치부에서 출력되는 어드레스인 플렉서블 어드레스 데이타와 시스템 어드레스 버스를 통해 입력받은 시스템 어드레스를 비교하여 같은 영역의 어드레스인 경우에만 해당되는 영역의 롬을 활성화시키는 어드레스 비교기 및 롬 제어기로 이루어진다.A configuration of the present invention for achieving the above object comprises an input-output register decoder for outputting a control signal for latching the flexible address of the extended ROM region; A latch unit which is a register storing a latched address; An address comparator and a ROM controller may be configured to compare the flexible address data, which is an address output from the latch unit, with the system address input through the system address bus to activate the ROM of the corresponding region only when the address is the same region.

상기한 목적을 달성하기 위한 이 발명의 다른 구성은, 확장 롬 영역중에 현재 사용되지 않고 있는 영역을 골라 사용자가 사용할 플렉서블 어드레스를 결정하는 단계와, 결정된 어드레스를 래치하기 위한 제어신호를 발생하기 위해서 입출력 레지스터 디코더를 작동시키는 단계와, 상기 단계의 제어신호를 입력 받아서 사용할 영역으로 결정된 어드레스의 최상위 8비트나 또는 16비트를 플렉서블 어드레스로 래치하는 단계와, 메모리 리드(read) 사이클내에서 시스템 어드레스 버스를 통해 어드레스 비교기 및 롬 제어기로 시스템 어드레스가 입력되는 단계와, 어드레스 비교기 및 롬 제어기에서는 입력된 시스템 어드레스와 래치부에서 출력된 플렉서블 어드레스를 비교하여 서로 같은 영역의 어드레스인 경우에만 해당 영역의 롬을 활성화시켜 버퍼를 통하여 데이타가 전송될 수 있도록 롬 출력 인에이블 신호를 발생시키는 롬 리드 제어의 기능을 수행하는 루틴으로 이루어진다.According to another aspect of the present invention, there is provided a method for determining a flexible address to be used by a user by selecting an unused area among extended ROM regions, and generating an input / output signal for generating a control signal for latching the determined address. Operating a register decoder, latching the most significant 8 or 16 bits of the address determined as an area to be used for receiving the control signal of the step into a flexible address, and through a system address bus within a memory read cycle. The system address is input to the address comparator and the ROM controller, and the address comparator and the ROM controller compare the input system address with the flexible address output from the latch unit to activate the ROM of the corresponding region only when the addresses are in the same region. Through the buffer W comprises a ROM routine to perform the functions of the read control for generating the ROM output enable signal so that data can be transmitted.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.With the above configuration, the most preferred embodiment which can be easily carried out by those skilled in the art with reference to the present invention will be described in detail with reference to the accompanying drawings.

제2도는 이 발명의 실시예에 따른 화장 롬 영역내의 플렉서블 어드레스 제어기의 블록 회로도이다.2 is a block circuit diagram of a flexible address controller in a cosmetic ROM region according to an embodiment of the present invention.

제2도에 도시되어 있듯이 이 발명의 실시예에 따른 화장 롬 영역내의 플렉서블 어드레스 제어기의 구성은, 입출력 어드레스 맵구조에서 래치기능을 의미하는 입출력 어드레스 포트의 기호를 시스템 어드레스 버스(PSA)를 통해서 입력받아서, 사용할 확장 롬 영역의 플렉서블 어드레스를 래치시킬 수 있게 제어신호를 발생시키는 입출력 레지스터 디코더(1)와; 플렉서를 어드레스의 래치를 명령하는 제어신호를 받아서 확장 롬 영역중 원하는 영역의 어드레스의 최상위 8비트나 흑은 16비트(ASD)를 입력받아 래치하고, 시스템 메모리 리드 사이클(SMEMR)일때 어드레스 비교기 및 롬 제어기(3)로 출력하는 래치부(2)와; 그리고 시스템 메모리 리드 사이클(SMEMR) 동안 래치부(2)에서 출력된 플렉서블 어드레스(FAD)와 시스템 어드레스의 상위 8비트 또는 16비트(SA)를 비교하고, 비교결과 같은 영역의 어드레스인 경우, 해당되는 영역의 롬 어드레스에 대해 롬 출력 인에이블 신호(ROMOE)를 버퍼(5)로 출력하는 어드레스 비교기 및 롬 제어기(3)로 이루어진다.As shown in FIG. 2, the configuration of the flexible address controller in the cosmetic ROM area according to the embodiment of the present invention inputs a symbol of an input / output address port, which means a latch function, in the input / output address map structure through a system address bus (PSA). An input / output register decoder 1 for generating a control signal so as to latch a flexible address of an extended ROM region to be used; Receives a control signal that instructs the flex to latch the address, receives the most significant 8 bits or 16 bits (ASD) of the address of the desired area among the extended ROM areas, and latches them. A latch unit 2 outputting to the controller 3; During the system memory read cycle SMEMR, the flexible address FAD output from the latch unit 2 is compared with the upper 8 bits or 16 bits SA of the system address. The ROM comparator 3 and the address comparator outputting the ROM output enable signal ROMOE to the buffer 5 with respect to the ROM address of the region.

이 발명의 실시예에서는 플렉서블 어드레스와 시스템 어드레스의 비교를 상위 8비트로서 수행하고 있으나 이 발명의 기술적 범위는 여기에 한정되지 않는다.In the embodiment of the present invention, the comparison between the flexible address and the system address is performed as the upper 8 bits, but the technical scope of the present invention is not limited thereto.

제3도는 이 발명의 실시예에 따른 확장 롬 영역내의 플렉서블 어드레스 제어기가 동작하는 루틴을 보이는 동작 흐름도이다.3 is an operation flowchart showing a routine in which a flexible address controller in an extended ROM region according to an embodiment of the present invention is operated.

제3도에 도시되어 있듯이 이 발명의 실시예에 따른 확장 롬 영역내의 플렉서블 어드레스 제어기 동작의 루틴을 보이는 동작 흐름도의 구성은, (표 1)에서 보였듯이 IBM PC 호환기중에서 정의된 롬 확장 및 제어영역인 블록 C∼E까지의 영역중에서, 사용자가 장치의 매뉴얼을 참조하여 다른 옵션보드들에 의해 사용되지 않고 있는 영역을 찾아서 플렉서블 어드레스 영역을 결정하는 단계(s1)과, 결정된 어드레스를 래치하기 위해서 입출력 레지스터에 특정한 기능, 즉 어드레스를 래치시키는 기능을 의미하는 입출력 어드레스 포트기호(PSA)를 라이트하여, 입출력 레지스터 디코더가 해당하는 기능의 제어신호를 발생할 수 있게 하는 단계(s2)와, 플렉서블 어드레스의 상위비트(ASD)를 래치부에 입력해서 저장하는 기능을 수행하며, 상기의(s1), (s2)단계와 함께 확장 롬 영역의 플렉서블 어드레스 제어기의 초기화 과정을 이루는 단계(s3)와, 초기화 과정이 끝난 후 메모리 리드 사이클(SMEMR)인지를 판단하는 단계(s4)와, 메모리 리드 사이클이 아닌 경우 다시 초기화 끝 상태로 이전하고, 메모리 리드 사이클이 확인되면 어드레스 비교기 및 롬 제어기(3)에서 시스템 어드레스 버스를 통해 입력된 시스템 어드레스와 래치부에서 출력되어 어드레스 비교기 및 롬 제어기(3)로 입력되는 플렉서블 어드레스를 비교하는 단계(s5)와, 비교한 결과, 상기 s5단계에서 어드레스 비교기 및 롬 제어기로 입력되는 두 개의 어드레스가 같은 영역인가를 판단하는 단계(s6)와, 판단결과, 두 어드레스 영역이 같은 영역을 의미하는 것이면, 해당되는 확장 롬 영역을 활성화시켜 롬 출력 인에이볼 신호(ROMOE)를 발생하는 단계(s7)과, 상기 s6단계에서 시스템 어드레스와 래치부에서 출력되어 어드레스 비교기 및 롬 제어기로 입력되는 플렉서블 어드레스가 같은 영역이 아닌 경우에는, 시스템 리셋을 이용해서 래치를 클리어시키는 단계(s8)로 이루어진다.As shown in FIG. 3, the configuration of the operation flowchart showing the routine of the flexible address controller operation in the extended ROM region according to the embodiment of the present invention is as shown in Table 1. The ROM expansion and control defined in the IBM PC compatible machine. In the areas from blocks C to E, which are areas, a user finds an area not used by other option boards by referring to the manual of the device to determine the flexible address area (s1), and to latch the determined address. Writing an input / output address port symbol (PSA) indicating a specific function of the input / output register, that is, a function of latching an address, so that the input / output register decoder can generate a control signal of a corresponding function (s2), and The upper bit (ASD) is input to the latch unit and stored. The upper bit ASD is stored together with the steps (s1) and (s2). Step (s3) of performing the initialization process of the flexible address controller of the ROM region, determining whether the memory read cycle (SMEMR) after the initialization process (s4), and if not the memory read cycle is transferred back to the initialization end state When the memory read cycle is confirmed, comparing the system address inputted through the system address bus from the address comparator and the ROM controller 3 with the flexible address outputted from the latch unit and inputted to the address comparator and the ROM controller 3 ( s5), and as a result of comparing, determining whether two addresses input to the address comparator and the ROM controller are the same area in step s5 (s6), and if it is determined that the two address areas mean the same area, Generating a ROM output enable signal (ROMOE) by activating the corresponding extended ROM region (s7), and in step s6. In the case where the flexible address output from the system address and the latch unit and input to the address comparator and the ROM controller are not the same area, the latch is cleared by using a system reset (s8).

상기한 구성에 의한, 이 발명의 실시예에 따른 확장 롬 영역내의 플렉서블 어드레스의 롬 제어기 작용은 다음과 같다.With the above configuration, the ROM controller operation of the flexible address in the extended ROM region according to the embodiment of the present invention is as follows.

상기 실시예의 구성 (s1∼s3)단계가 초기화의 작업을 수행한다. 즉 종래에는 두개의 점퍼(Jumper)에 의해서 확장 롬 영역을 할당하여, 사용자가 사용하고자 하는 영역의 어드레스에 맞추어 점퍼(Jumper)를 세팅하였다.The configuration steps (s1 to s3) of the above embodiment perform the operation of initialization. That is, in the related art, an extended ROM region is allocated by two jumpers, and a jumper is set according to an address of an area to be used by a user.

본 발명의 동작 홀므도에서 초기화 작업이 이에 해당한다. 점퍼(Jumper) 이용방식을 소프트웨어화 시켜 플렉서블 어드레스로 영역을 입력시키고, 래치시켜서 사용자가 원하는 확장 롬 영역을 설치하기가 훨씬 간편하다.In the operation holmedo of the present invention corresponds to the initialization operation. It is much easier to install the extended ROM area that the user wants by inputting and latching the area with the flexible address by softwareizing the use of the jumper.

다음의(표 3)은 초기화 과정의 실시예로서 확장 롬 영역중에서 어드레스 D000-D3FF(16진수 표시기호, 블록 D)까지의 롬을 사용할 경우의 명령문이다.The following table (Table 3) is an example of using the ROM from the extended ROM region to the address D000-D3FF (hexadecimal notation, block D) as an embodiment of the initialization process.

상기 명령문에 의하면, 특정한 입출력 레지스터 dx를 이용하여 1DD라는 입출력 어드레스 포트가 다음에 레지스터 dx로 들어 오는 어드레스를 래 치하라고 명령한다. 다음 범용 레지스터 ax중의 하위비트 a1을 사용하여 본 실시예에서 사용하려는 영역의 번지 D000(16진수 표시)에서 시작되는 영역을 상위 8비트(2진수 단위)만 지정한다. 즉 D0(1비트 16진수→4비트 2진수)가 래치된다.According to the above statement, a specific input / output register dx is used to command to latch an address next to an input / output address port named 1DD into the register dx. The lower bit a1 in the next general register ax is used to specify only the upper 8 bits (binary units) of the area starting at the address D000 (hexadecimal representation) of the area to be used in this embodiment. That is, D0 (1-bit hexadecimal → 4-bit binary) is latched.

래치된 플렉서블 어드레스(FAD[7∼0])와 메모리 리드 사이클간에 입력되는 시스템 어드레스(ASD[7-0])를 기교하는 과정은 비교기회로인 하드웨어를 이용한다. 즉 어드레스 비교기 및 롬 제어기(3)에는 해당하는 어드레스 비교기 회로를 내장한다.The process of intercepting the latched flexible address FAD [7 to 0] and the system address ASD [7-0] input between memory read cycles uses hardware that is a comparator circuit. That is, the address comparator and the ROM controller 3 have corresponding address comparator circuits.

사용자가 시스템 어드레스로 지정한 영역이 플렉서블 어드레스와 같은 영역을 의미하면 그래도(s6)단계를 지나 확장 롬 영역중의 해당 영역을 활성화시킨다. 롬(3)이 활성화만 되면 버퍼(5)를 통하여 해당 어드레스의 데이타가 전송된다.If the area designated by the user as the system address means the same area as the flexible address, the corresponding area in the extended ROM area is activated after step S6. When the ROM 3 is activated, the data of the corresponding address is transmitted through the buffer 5.

사용자가 시스템 어드레스(ASD[7∼0])로 지정한 어드레스와 래치된 플렉서블 어드레스(FAB[7-0])가 같은 영역이 아니면 입출력 레지스터를 통해서 플렉서블 어드레스를 변경시킨다. 좀 더 자세히 설명하면, (표3)의 초기화 과정에서 두번째 명령문 mov문의 두번깨 오퍼랜드를 사용함으로서 간편하게 변경된다.If the address specified by the system address ASD [7 to 0] and the latched flexible address FAB [7-0] are not in the same area, the flexible address is changed through the input / output register. In more detail, this is easily changed by using the second operand of the second mov statement in the initialization process of Table 3.

이상에서와 같이 이 발명의 실시예에서, 사용하고자 하는 확장 롬 영역내의 어드레스를 래치하여, 시스템 어드레스와 비교하는 방식으로 확장 롬 영역중의 활성화시키는 영역을한정하여, 비교결과 같은 영역인 경우 해당 영역의 롬을 활성화시켜 버퍼를 통하여 데이터를 전송하는 기능을 수행하는 확장 롬 영역내의 플렉서블 어드레스의 롬 제어기를 제공하는 것과, 부수적인 기능으로, 활성화된 롬의 어드레스를 변경하고자 할 때는, 입출력 레지스터를 통하여 다른 플렉서블 어드레스로 변경시키는 효과를 가진 확장 롬 영역내의 플렉서블 어드레스의 롬 제어기를 제공할 수가 있다. 이 발명의 이러한 효과는 IBM PC 호환기종에서 정의된 롬 확장영역을 사용하는 분야에서 이용될 수 있다.As described above, in the embodiment of the present invention, the area of the extended ROM area to be activated is limited by latching an address in the extended ROM area to be used and compared with the system address. Provides a ROM controller with a flexible address in an extended ROM area that activates a ROM to transfer data through a buffer, and as an additional feature, to change the address of an active ROM through an I / O register. It is possible to provide a ROM controller of the flexible address in the extended ROM area having the effect of changing to another flexible address. This effect of the present invention can be used in the field using the ROM extension defined in the IBM PC compatible model.

Claims

An input / output register decoder for outputting a control signal for latching the flexible address of the extended ROM region; A latch unit which is a register storing a latched address; And an address comparator and a ROM controller for comparing the flexible address data, which is an address output from the latch unit, with the system address inputted through the system address bus, and activating the ROM of the corresponding area only when the address is the same area. Flexible address controller in extended ROM region.

Determining a flexible address to be used by a user by selecting a region not currently used among the extended ROM regions; Operating an input / output register decoder to generate a control signal for latching the determined address; Latching the most significant 8 bits or 16 bits of the address determined as an area to be used to receive the control signal of the step to the flexible address; Inputting a system address into an address comparator and ROM controller via the system address bus in a memory read cycle; The address comparator and the ROM controller compare the input system address with the flexible address output from the latch unit, and enable the ROM output enable so that data can be transferred through the buffer by activating the ROM of the corresponding region only when the addresses are in the same region. A flexible address control method in an extended ROM region, characterized by comprising a routine for performing a function of ROM read control for generating a (ROMOE) signal.