KR960010502B1 - 스크램블드 및 논 스크램블드 신호의 동시 처리장치 - Google Patents

스크램블드 및 논 스크램블드 신호의 동시 처리장치 Download PDF

Info

Publication number
KR960010502B1
KR960010502B1 KR1019930027990A KR930027990A KR960010502B1 KR 960010502 B1 KR960010502 B1 KR 960010502B1 KR 1019930027990 A KR1019930027990 A KR 1019930027990A KR 930027990 A KR930027990 A KR 930027990A KR 960010502 B1 KR960010502 B1 KR 960010502B1
Authority
KR
South Korea
Prior art keywords
signal
scrambled
data
pin
multiplexer
Prior art date
Application number
KR1019930027990A
Other languages
English (en)
Other versions
KR950023027A (ko
Inventor
이태호
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019930027990A priority Critical patent/KR960010502B1/ko
Publication of KR950023027A publication Critical patent/KR950023027A/ko
Application granted granted Critical
Publication of KR960010502B1 publication Critical patent/KR960010502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/043—Pseudo-noise [PN] codes variable during transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

내용 없음.

Description

스크램블드 및 논 스크램블드 신호의 동시 처리장치
제1도는 종래 CATV 컨버터의 디스크램블링 과정을 설명하기 위한 블럭도.
제2면는 본 발명에 따른 입력신호 동시 처리장치를 설명하기 위한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 버퍼 2,12 : 인버터
3 : 멀티플렉서 4 : 데이타 추출부
5 : PN 코드 매트릭스 6 : PN 코드 발생기
7 : 메모리 8 : 데이타 비교부
9 : 표시부 10 : 선택기
11 : 배타논리합(exclusive OR)게이트
본 발명은 케이블 텔레비젼(이하 “CATV”라함)컨버터의 디스크램블러(discrambler)에 관한 것으로, 특히, 비디오 입력신호 전송시 스크램블링(scrambling)된 신호 뿐만 아니라 논 스크램블링된(nonscrambling)된 신호도 동시에 처리할 수 있도록 한 스크램블도 및 논 스크램블도 신호의 동시 처리장치에 관한 것이다.
종래 CATV 컨버터의 디스크램블러는 도면 1에 도시된 바와같이 구성되어 있으며, 50 IRE를 기준으로 각 라인별로 인버터 또는 논 인버터된 스크램블도 비디오 신호가 버퍼(1)와 인버터(2)를 거쳐 멀티플렉서(3)에 입력된다.
이와동시에, 데이타 추출부(4)에서 추출되어 제공되는 피앤-코드(PN-CODE) 정보 데이타에 따라 피앤-코드 메트릭스(PN-CODE MATRIX)(5) 및 피앤-코드 발생기(6)는 피앤-코드 키신호를 결정하여 멀티플렉서(3)로 제공하고, 멀티플렉서(3)는 이 피앤-코드 키신호에 따라 버퍼 또는 인버트된 스크램블드 비디오 신호를 선택하여 출력함으로써 디스크램블드 비디오 신호, 즉, 원래의 비디오 신호를 출력하게 된다. 즉, 부연하면, 피앤-코드 메트릭스(5)는 4개의 니블(nibble) 단위로 구성된 16×16의 구조로써, 데이타 추출부(4)에서 비디오 신호로부터 추출되어 제공되는 16비트의 피앤-코드 정보 데이타에 따라 각각의 니블 단위의 메트릭스에서 16비트를 선택할 수 있으므로 64비트의 신호를 발생하고, 데이타 추출부(4)에서 제공되는 16비트의 데이타에 따라 그 어드레스가 결정된다. 또한, 피앤-코드 발생기(6)의 출력신호는 피앤-코드 메트릭스(5)로부터 제공되는 64비트 신호에 따라 결정되는데, 이러한 피앤-코드 발생기(6)의 출력신호는 멀티플렉서(3)로 제공되고, 멀티플렉서(3)는 이 신호에 따라 버퍼(1) 또는 인버터(2)의 출력신호를 선택하여 출력함으로써 스크램블링된 비디오 신호의 디스크램블링을 실행하게 된다.
그러나, 이와같은 종래의 디스크램블러에 있어서는 스크램블드된 신호의 디스크램블링에만 기본을 두고있어 만일 스크램블링되지 않은 신호가 수신될 경우 적절한 대응을 하지 못하고 오히려 정상 신호에 대하여도 디스크램블링 동작을 행하므로써 스크램블링되지 않은 원신호가 스크램블링되어 원래의 영상을 복원할 수 없는 문제점이 있다.
본 발명은 이와같은 종래의 문제점을 해결하기 위한 것으로 수신된 신호의 데이타 정보를 사전 설정되어 저장된 논 스크램블링 정보와 비교하여 비디오신호를 처리함으로써 스크램블링된 신호 뿐만 아니라 스크램블링되지 않은 신호까지도 동시에 처리할 수 있는 장치를 제공하는데 그 목적이 있다.
이와같은 목적을 달성하기 위한 본 발명은 기존의 구성에 논 스크램블링 정보 데이타를 저장하는 메모리와, 상기 메모리에 저장된 데이타와 수신된 비디오 신호로부터 추출된 데이타를 비교하여 스크램블링 신호인가 또는 논 스크램블링 신호인가를 판단하여 이에 상응하는 선택 제어신호를 발생하는 데이타 비교부와, 상기 데이타 비교부의 비교결과를 디스플레이함으로써 사용자에게 알려주는 표시부와, 상기 데이타 비교부로부터 제공되는 선택 제어신호에 따라 피앤-코드 발생기의 출력 또는 항상 하이레벨인 신호를 선택하여 상기 멀티플렉서로 제공함으로써, 상기 멀티플렉서가 상기 버퍼의 출력신호 또는 인버터의 출력신호를 선택하도록 하는 선택기를 추가하여 구성된 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명하면 다음과 같다.
도면 2는 본 발명에 따른 입력신호 동시 처리장치의 블럭도로서, 입력되는 비디오 신호를 버퍼링 및 인버팅시키는 버퍼(1), 인버터(2)와, 입력되는 비디오 신호로부터 데이타를 추출하는 데이타 추출부(4)와, 피앤-코드 키에 의해 버퍼 또는 인버터된 스크램블드 비디오 신호를 선택하는 멀티플렉서(3), 피앤-코드를 발생시키는 피-앤 코드 발생기(6)와, 논 스크램블링 정보가 저장되는 메모리(7)와, 메모리(7)의 데이타와 수신된 신호의 데이타 정보를 비교하여 스크램블링 신호인가 또는 논 스크램블링 신호인가를 판단하는 데이타 비교부(8)와, 데이타비교부(8)에 의해 비교된 결과를 사용자에게 알려주는 엘이디(LED)로된 표시부(9)와, 피앤-코드 발생기(6)의 출력 또는 항상 하이레벨인 출력신호를 선택하여 멀티플렉서(3)로 출력시키는 선택기(10)와, 피앤-코드 발생기(6)와 선택기(10)사이에 접속되어 논 스크램블드된 경우 일정레벨 신호를 출력시키도록 하는 배타 논리합 게이트(exclusive-OR GATE : 11) 및 인버터(12)를 포함하고 구성된다.
상기와 같이 구성된 본 발명에 따른 스크램블드 및 논스크램블드 신호의 동시처리장치의 동작을 설명하면 다음과 같다.
비디오 신호가 입력되면 데이타 추출부(4)는 16비트의 피앤-코드 키의 어드레스 정보를 추출하여 피앤-코드 메트릭스(5) 및 데이타 비교부(8)로 출력한다.
데이타 비교부(8)는 데이타 추출부(4)로부터 제공되는 16비트의 피앤-코드 키의 어드레스 정보가 제공되면 메모리(7)에 저장된 논 스크램블링 정보 데이타를 독출하여 피앤-코드 키의 어드레스 정보와 비교함으로써 입력되는 비디오 신호가 스크램블링된 신호인지 또는 스크램블링되지 않은 신호인지를 판별하고, 이에 따른 선택 제어신호를 선택기(10)로 제공한다. 피앤-코드 메트릭스(5) 및 피앤-코드 발생기(6)는 종래와 동일하므로 그 동작 설명은 생략한다.
한편, 상술한 바와같은 피앤-코드 메트릭스(5)로부터 제공되는 64비트의 메트릭스 신호에 따라 결정되는 피앤-코드 발생기(6)의 출력신호는 곧바로 선택기(10)로 제공되고, 또한, 배타 논리합 게이트(11) 및 인버터(12)를 통하여 선택기(10)로 제공된다.
선택기(10)는 입력되는 비디오 신호가 스크램블링 신호인 경우에는 데이타 비교부(8)에서 제공되는 선택 제어신호에 따라 피앤-코드 발생기(6)의 출력신호, 즉, 피앤-코드 키신호를 선택하여 멀티플렉서(3)로 제공하고, 멀티플렉서(3)는 이 키신호에 따라 버퍼(1) 또는 인버터(2)의 출력신호를 선탁하여 출력함으로써 디스크램블링을 실행한다.
한편, 입력되는 비디오 신호가 스크램블링 되지않은 신호, 즉, 정상적인 비디오 신호인 경우, 선택기(10)는 데이타 비교부(8)로부터 제공되는 제어신호에 따라 피앤-코드 발생기(6)에서 출력된 후 배타 논리합 게이트(11) 및 인버터(12)를 통하여 제공되는 항상 하이레벨인 신호(피앤-코드 발생기(6)의 출력신호에 관계없이 배타 논리합 게이트(11) 및 인버터(12)를 통한 신호는 항상 하이레벨의 신호이다.)를 선택하여 멀티플렉서(3)로 출력하고, 이에따라, 멀티플렉서(3)는 항상, 버퍼(1)로부터 제공되는 버퍼링된 비디오 신호를 선택하여 출력하게 된다.
따라서, 본 발명에 따르면, 스크램블된 신호나 스크램블되지 않은 신호 모두에 대하여 올바른 디스크램블링 동작이 이루어지게 된다. 또한, 이때, 데이타 비교부(8)의 출력 신호는 구동 제어신호로써 표시부(9)인 엘이디(LED : 도시하지 않음)로 제공되고, 이에따라 표시부(9)는 현재의 비디오 상태를 사용자에게 알려주게 된다.
상술한 바와 같이 본 발명은 수신된 신호의 데이타를 미리 거억시킨 디스크램블링 관련 데이타와 비교하여 스크램블리된 신호나 스크램블링되지 않은 신호 모두에 대하여 적절한 디스크램블링 동작을 행하게 할 수 있는 효과가 있다.

Claims (2)

  1. 입력되는 비디오 신호를 버퍼링 및 인버팅시키는 버퍼(1), 인버터(2)와, 입력되는 비디오 신호로부터 피앤-코드 키정보 데이타를 추출하는 데이타 추출부(4)와, 상기 버퍼(1) 및 인버터(2)로부터 제공되는 버퍼링 또는 인버팅된 스크램블드 비디오 신호를 선택하여 출력하는 멀티플렉서(3)와, 상기 피앤-코드 정보에 따라 피앤-코드 키신호를 발생하는 피앤-코드 발생기(6)를 포함하는 장치에 있어서, 논 스크램블링 정보를 저장하는 메모리(7)와 ; 상기 메모리(7)에 저장된 논 스크램블링 정보와 상기 데이타 추출부(4)에서 추출된 피앤-코드 키정보를 비교하여 상기 입력되는 비디오 신호가 스크램블링 신호인가 또는 스크램블링 되지 않은 신호인가를 판단하여 이에 상응하는 선택 제어신호를 발생하는 데이타 비교부(8)와 ; 상기 데이타 비교부(8)에 의해 비교된 결과를 디스플레이 함으로써 사용자에게 알려주는 표시부(9)와 ; 상기 데이타비교부(8)로부터 제공되는 선택 제어신호에 따라 상기 피앤-코드 발생기(6)의 출력 또는 항상 하이레벨인 신호를 선택하여 상기 멀티플렉서(3)로 제공함으로써, 상기 멀티플렉서(3)가 상기 버퍼(1)의 출력신호 또는 인버터(2)의 출력신호를 선택하도록 하는 선택기(10)를 더욱 포함하는 스크램블드 및 논 스크램블드 신호의 동시 처리장치.
  2. 제1항에 있어서, 상기 피앤-코드 발생기(6)와 선택기(10)사이에, 상기 입력되는 신호가 논 스크램블링 신호인 경우 일정 레벨을 출력시키는 배타논리합 게이트(11) 및 인버터(12)를 배치하여 구성된 것을 특징으로 하는 스크램블드 및 논 스크램블드 신호의 동시 처리장치.
KR1019930027990A 1993-12-16 1993-12-16 스크램블드 및 논 스크램블드 신호의 동시 처리장치 KR960010502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930027990A KR960010502B1 (ko) 1993-12-16 1993-12-16 스크램블드 및 논 스크램블드 신호의 동시 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930027990A KR960010502B1 (ko) 1993-12-16 1993-12-16 스크램블드 및 논 스크램블드 신호의 동시 처리장치

Publications (2)

Publication Number Publication Date
KR950023027A KR950023027A (ko) 1995-07-28
KR960010502B1 true KR960010502B1 (ko) 1996-08-01

Family

ID=19371218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027990A KR960010502B1 (ko) 1993-12-16 1993-12-16 스크램블드 및 논 스크램블드 신호의 동시 처리장치

Country Status (1)

Country Link
KR (1) KR960010502B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255925B1 (ko) * 1996-12-31 2000-05-01 강병호 다종류의 화상처리가 가능한 셋톱박스용 화상처리장치

Also Published As

Publication number Publication date
KR950023027A (ko) 1995-07-28

Similar Documents

Publication Publication Date Title
US6731758B1 (en) Digital video content transmission ciphering and deciphering method and apparatus
JP4122370B2 (ja) 条件付きアクセス情報アレンジメント
JP2520217B2 (ja) 順序換えによりスクランブルされたビデオ信号をスクランブル解除するためのデコ―ダ
JP3495454B2 (ja) メモリ・アドレス回路を備えた逆トランスポート・プロセッサ
KR100398718B1 (ko) Fm다중방송의스크램블또는디스크램블방법
JPH06311514A (ja) スクランブルおよびデスクランブル方法、送信デバイスおよび受信デバイス
US4431865A (en) Digital signal enciphering and deciphering apparatus and system
JPS61108272A (ja) 有料放送方式
KR960010502B1 (ko) 스크램블드 및 논 스크램블드 신호의 동시 처리장치
KR100195816B1 (ko) 데이타 처리 시스템
EP0891671B1 (en) Method and device for providing controlled access video signals without providing a signal in the clear
US7215774B2 (en) Video data transfer control system and method
KR950012669B1 (ko) 스크램블 영상신호의 캡션 디코더 제어 방법
EP1039370B1 (en) Modulo address generator and a method for implementing modulo addressing
JPH11175334A (ja) プログラムデータ保護回路
KR970011544B1 (ko) 전환 방식을 이용한 영상신호 스크램블링 장치
KR920009075B1 (ko) 랜덤라인 억세스 방식에 의한 스크램블링 시스템
JP3102004B2 (ja) 映像デスクランブル受信装置
JPH05115066A (ja) 映像信号スクランブル装置および映像信号デスクランブル装置
JPH05176231A (ja) 映像スクランブルの効果制御方式
KR0170962B1 (ko) 방송신호 송수신 장치 및 그 방법
KR960014687B1 (ko) 종합유선방송시스템의 스크램블링 및 디스크램블링 방법 및 장치
KR0173939B1 (ko) Sd dvd의 디스크램블러
KR890000278B1 (ko) 사용자 정의문자 표시가 가능한 디스플레이 제어방식
JPH04252692A (ja) 画像信号秘匿装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee