KR960008770Y1

KR960008770Y1 - Volume strength and weakness detecting circuit of electronic organ

Info

Publication number: KR960008770Y1
Application number: KR2019900011941U
Authority: KR
Inventors: 이하정
Original assignee: 대우전자 주식회사; 김용원
Priority date: 1990-08-08
Filing date: 1990-08-08
Publication date: 1996-10-09
Also published as: KR920005127U

Abstract

내용 없음.No content.

Description

Volume intensity detection circuit of electronic organ

제1도는 본 고안에 따른 전자오르간의 음량강약 검출회로도이고,1 is a volume intensity detection circuit diagram of an electronic organ according to the present invention,

제2도는 본 고안에 따른 전자오르간의 음량강약 검출회로의 각 지점의 신호입력파형도이며,2 is a signal input waveform diagram of each point of the volume intensity detection circuit of the electronic organ according to the present invention,

제3도는 본 고안에 따른 전자오르간의 음량 강약검출회로에 사용되는 전자오르간 건반의 누름감지장치도이다.3 is a pressure sensing device of the electronic organ keyboard used in the volume intensity detection circuit of the electronic organ according to the present invention.

제4도는 전자오르간의 건반의 동작상태도로서,4 is an operation state diagram of a key of an electronic organ,

(a)도는 전자오르간의 측면도이고,(a) is a side view of an electron organ,

(b)도는 전자오르간 건반의 가압상태도이다.(b) is a pressurized state diagram of an electronic organ keyboard.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 2 : 발광다이오드 3, 4 : 수광트랜지스터1, 2: light emitting diodes 3, 4: light receiving transistor

5 : 앤드게이트(AND GATE) 6 : 나트게이트(NOT GATE)5: AND GATE 6: NOT GATE

7 : 카운터(COUNTER) 8 : 래치(LATCH)회로부7: Counter 8: Latch Circuit

9 : 중앙연산처리장치(CENTRAL PROCESSING UNIT : CPU)9: CENTRAL PROCESSING UNIT: CPU

10 : 건반 11 : 제1감지공10: keyboard 11: the first detection ball

12 : 제2감지공 A : 건반누름장치12: second detection hole A: key press device

본 고안은 전자오르간에 있어서, 특히 눌려지는 건반의 속도를 센싱하여 중앙연산처리에서 음의 강약을 검출할 수 있도록 된 전자오르간의 음량강약 검출회로에 관한 것이다.The present invention relates to a volume intensity detection circuit of an electronic organ which is capable of detecting a sound intensity in the central processing by sensing the velocity of a key pressed in the electronic organ.

일반적으로 전자오르간은 건반을 누름에 따라 단순히 해당되는 음의 온/오프 효과만을 가질 수 있고, 또한 피아노와 같이 건반을 누르는 강약에 따라 음의 세기가 달라져 섬세한 음을 발생시킬 수 있는 기능을 가지고 있다.In general, the electric organ can have only the on / off effect of the corresponding sound as the key is pressed, and also has the function to generate the delicate sound by changing the strength of the sound according to the strength of the key being pressed like the piano. .

특히 후자의 경우 건반을 누르는 상태에 따라 이를 검출할 수 있도록 제3도에 도시된 바와 같이 누름감지장치(A)를 구성하여 건반을 최초로 누르는 상태와 누름이 완료된 상태 및 건반이 원위치로 복귀되는 상태를 광센서(PHOTOSENSOR)로 감지하여 그 감지된 신호에 의하여 중앙연산처리장치에서 건반의 누름상태를 검출하여 음의 강약 또는 음의 길이를 결정할 수 있는 정보(DATA)로 사용하였으나 광센서의 출력신호를 중앙연산처리장치(CPU)에서 직접 읽어드려 음의 강약을 판단하기에는 회로적으로 많은 어려움이 있었다.In particular, in the latter case, as shown in FIG. 3, the pressure sensing device A is configured to detect the key according to the state in which the key is pressed, the state in which the key is first pressed, the state in which the key is completed, and the state in which the key is returned to its original position. Is detected as a photo sensor, and the central processing unit detects the pressed state of the keyboard according to the detected signal and used it as information (DATA) to determine the sound intensity or the length of the sound. It was difficult to determine the strength and weakness by reading the data directly from the central processing unit (CPU).

즉, 음에 있어서 강약의 판단은 건반을 최초로 누르는 시점에서 누름의 완료되기 까지의 시간(속도)에 따라 음의 강약이 제어되므로 중앙연산처리장치(CPU)에서 광센서의 출력신호만으로 음의 강약을 조절하기에는 정밀성이 결여되어 광센서와 중앙연산처리장치(CPU)사이에 건반의 누름속도를 정확하게 측정하여 전송할 수 있는 회로가 필요하게 되었다.That is, the determination of strength and weakness in sound is controlled by the output signal of the optical sensor in the central processing unit (CPU) because the sound intensity is controlled according to the time (speed) from the time of the first press of the key to the completion of the pressing. The lack of precision requires a circuit that accurately measures and transmits the key press speed between the optical sensor and the central processing unit (CPU).

따라서, 본 고안은 상기와 같은 종래의 전자오르간에서 발생되고 있는 제반의 문제점을 해소하기 위해 이루어진 것으로, 비교적 간단한 회로를 구성하여 건반의 누름의 시작과 누름의 완료시 음의 강약을 조절할 수 있도록 된 전자오르간의 음량강약검출회로를 제공하는데 그 목적이 있다.Accordingly, the present invention was made to solve the problems of the conventional electronic organs as described above, and by configuring a relatively simple circuit, it is possible to adjust the sound intensity at the start and completion of the key press. An object of the present invention is to provide a volume intensity detection circuit of an electronic organ.

본 고안은 상기의 목적을 달성하기 위하여,The present invention to achieve the above object,

전자오르간에 있어서, 건반누름장치(A)에 설치되는 각각의 발광다이오드(1, 2)의 수광트랜지스터(3, 4)중 수광트랜지스터(3)의 컬렉터단('S'지점)을 앤드게이트(5)의 입력측에 연결하면서 동시에 카운터(7)의 프리세트(PRESET)단에 연결하고, 수광트랜지스터(4)의 컬렉타단('P'지점)을 카운터(7)의 클리어단의 래치회로부(8)에 연결하면서 동시에 나트게이트(6)를 통하여 앤드게이트(5)의 다른 입력측에 연결하며,In the electron organ, the collector stage ('S' point) of the light receiving transistors 3 of the light emitting transistors 3 and 4 of each of the light emitting diodes 1 and 2 provided in the key press device A is connected to the AND gate. 5), and at the same time to the preset terminal of the counter (7), the collector terminal ('P' point) of the light receiving transistor (4) to clear the counter (7) While being connected to the latch circuit part 8 of the stage, and connected to the other input side of the AND gate 5 through the nat gate 6,

상기 앤드게이트(5)의 출력단을 카운터(7)의 다운(DOWN)단에 연결하고, 상기 카운터(7)의 출력단을 래치회로부(8)를 통하여 중앙연산처리장치(9)에 연결하여서된 것을 특징으로 한다.The output terminal of the AND gate 5 is connected to the DOWN terminal of the counter 7, and the output terminal of the counter 7 is connected to the central processing unit 9 through the latch circuit unit 8. It features.

본 고안의 상기 목적과 특징 및 효과는 첨부된 도면에 의거 상세하게 설명되는 실시예에 의하여 보다 명확하게 이해할 수 있을 것이다.The above objects, features and effects of the present invention will be more clearly understood by the embodiments described in detail with reference to the accompanying drawings.

도면의 제1도는 본 고안에 따른 전자오르간의 음량 강약검출회로도이고, 제2도는 본 고안에 따른 전자오르간의 음량강약 검출회로의 각 지점의 신호입력파형도이며, 제3도는 본 고안에 따른 전자오르간의 음량강약검출회로에 사용되는 전자오르간건반의 누름감지장치도이다.FIG. 1 is a diagram illustrating a volume intensity detection circuit of an electronic organ according to the present invention, and FIG. 2 is a signal input waveform diagram of each point of the volume intensity detection circuit between an electronic organ according to the present invention, and FIG. Fig. 1 shows a pressure sensing device of an electronic organ keyboard used in an organ loud and weak detection circuit.

제4도는 전자오르간의 건반동작상태도로서, (a)도는 전자오르간건반의 측면도이고, (b)도는 전자오르간건반의 가압상태도이다.FIG. 4 is a diagram of key operating states of electron organs, (a) is a side view of the electron organ keyboard, and (b) is a pressurization state diagram of the electron organ keyboard.

전자오르간에 구동전원이 인가되면 제3도에 도시된 바와 같은 건반누름장치(A)에 설치되어 있는 발광다이오드(1, 2)는 발광(ON)상태를 유지하게 된다.When the driving power is applied to the electron organ, the light emitting diodes 1 and 2 provided in the key press device A as shown in FIG. 3 maintain the light emission state.

상기와 같은 상태에서 전자오르간의 사용자가 제4도의 (a)도에 도시된 바와 같이 건반누름장치(A)의 건반(10)을 누르지 않을 경우에 상기 발광상태를 유지하고 있는 각각의 발광다이오드(1, 2)로 부터 발광되는 빛의 신호는 제1감지공(11)과 제2감지공(12)을 통하여 수광부의 각각의 수광트랜지스터(3, 4)의 베이스단으로 전송되고, 상기 수광부의 각각의 수광트랜지스터(3, 4)의 베이스단으로 전송된 신호에 의하여 상기 수광트랜지스터(3, 4)는 턴온(TURN ON)되며, 상기 턴온된 각각의 수광트랜지스터(3, 4)의 컬렉터단에 접속된 저항을 통하여 공급되는 기준전압(Vcc)은 각각의 수광트랜지스터(3, 4)의 에미터단을 통하여 그라운드(GND)로 흐르게 된다.In the above state, when the user of the electronic organ does not press the key 10 of the key pressing device A as shown in Fig. 4A, each light emitting diode maintaining the light emitting state ( The signal of the light emitted from 1 and 2 is transmitted to the base end of each of the light receiving transistors 3 and 4 of the light receiving unit through the first sensing hole 11 and the second sensing hole 12. The light receiving transistors 3 and 4 are turned on by signals transmitted to the base ends of the light receiving transistors 3 and 4, and are connected to the collector ends of the turned on light receiving transistors 3 and 4, respectively. The reference voltage Vcc supplied through the connected resistors flows to the ground GND through the emitter terminals of the light receiving transistors 3 and 4.

따라서, 상기 각각의 수광트랜지스터(3, 4)의 컬렉터단의 전위는 로우레벌(LOW LEVEL)의 상태로 된다.Therefore, the potential of the collector end of each of the light receiving transistors 3 and 4 is in a state of low level.

상기 수광트랜지스터(3)의 컬렉타단의 'S'점으로 부터 출력되는 로우레벨상태의 신호는 앤드게이트(AND GATE)(5)의 입력측과 카운터(counter)(7)의 프리센트(PRESET)단에 전송된다.The low level signal outputted from the 'S' point of the collector stage of the light receiving transistor 3 is input to the AND gate 5 and the precent stage of the counter 7. Is sent to.

상기 수광트랜지스터(4)의 컬렉터단의 'P'점으로 부터 출력되는 로우레벨상태의 신호는 카운터(7)의 클리어단 및 래치(LATCH)회로부(8)에 전송되고, 이와 동시에 나트게이트(NOT GATE)(6)을 통하여 하이 레벌(HIGH LEVEL)의 상태로 반전되어 앤드게이트(5)의 다른 입력측으로 전송된다.The low level signal output from the 'P' point of the collector terminal of the light receiving transistor 4 is cleared of the counter 7. It is transmitted to the LATCH circuit section 8, and at the same time, it is inverted to the state of the HIGH LEVEL through the NOT GATE 6 and transmitted to the other input side of the AND gate 5.

상기 앤드게이트(5)의 입력측으로 전송된 서로 다른 레벨상태의 신호에 의하여 앤드게이트(5)는 로우레벨상태의 신호를 카운터(7)의 다운(DOWN)단으로 출력하게 된다.The AND gate 5 outputs the low level signal to the DOWN end of the counter 7 by signals of different level states transmitted to the input side of the AND gate 5.

상기 카운터(7)의 다운단과 클리어단 및 프리센트단으로 전송된 로우레벨상태의 신호에 의하여 카운터(7)는 동작하지 않게 된다.The counter 7 is not operated by the low level signals transmitted to the down, clear and precent ends of the counter 7.

또한, 상기 전자오르간을 사용하는 사용자가 제4도의 (b)도에 도시된 바와 같이 건반누름장치(A)의 건반(10)을 강하게 누르게 될 경우에는 상기 건반누름장치(A)의 건반(10)은 순간적으로 전자오르간의 내부로 들어가게 되는데, 이때 상기 건반누름장치(A)의 건반(10)에 형성되어 있는 제1감지공(11)과 제2감지공(12)중에서 제1감지공(11)이 먼저 전자오르간의 내부로 들어가게 된다.In addition, when the user who uses the electronic organ is pressed strongly on the key 10 of the key pressing device A as shown in FIG. 4 (b), the key 10 of the key pressing device A ) Is instantaneously entered into the electronic organ, in which the first sensing hole (11) of the first sensing hole (11) and the second sensing hole (12) formed in the keyboard 10 of the key pressing device (A) 11) first enters the organ.

상기 발광상태를 유지하고 있는 각각의 발광다이오드(1, 2)중 발광다이오드(1)로부터 발광된 빛의 신호는 전자오르간의 내부로 들어간 제1감지공(11)에 의하여 차단되고, 상기 발광다이오드(1)로 부터 발광되는 빛의 신호는 수광트랜지스터(3)의 베이스단에 전송되지 않게 되며, 상기 수광트랜지스터(3)의 베이스단에 발광된 빛의 신호가 전송되지 않게 되어 수광트랜지스터(3)는 턴 오프(TURN OFF)된다.Signals of light emitted from the light emitting diodes 1 of the light emitting diodes 1 and 2 maintaining the light emitting state are blocked by the first sensing holes 11 that enter the electron organs, and the light emitting diodes The signal of the light emitted from (1) is not transmitted to the base end of the light receiving transistor 3, the signal of the light emitted to the base end of the light receiving transistor 3 is not transmitted, the light receiving transistor (3) Is turned OFF.

상기 턴 오프된 수광트랜지스터(3)의 컬렉터단은 제2도에 도시된 바와 같이 기준전압(Vcc)에서 공급되는 신호전압에 의하여 로우레벨의 상태에서 하이레벨의 상태로 번환된다.The collector stage of the turned-off light receiving transistor 3 is switched from the low level state to the high level state by the signal voltage supplied from the reference voltage Vcc as shown in FIG.

상기 수광트랜지스터(3)의 걸렉터단(즉, 'S'지점)으로 출력되는 하이상태의 신호는 카운터(7)의 프리셋트(PRESET)단으로 전송되면서 동시에 앤드게이트(5)의 입력측으로 전송된다.The signal of the high state output to the collector terminal (ie, 'S' point) of the light receiving transistor 3 is transmitted to the preset terminal of the counter 7 and simultaneously to the input side of the AND gate 5. do.

이때, 상기 건반누름장치(A)의 건반(10)에 형성되어 있는 제2감지공(12)은 전자오르간의 내부에 들어가지 않은 상태로 있게 되어 발광다이오드(2)에서 발광되는 빛의 신호는 제2감지공(12)을 통하여 수광부의 수광트랜지스터(4)의 베이스단으로 전송되고, 상기 제2감지공(12)을 통하여 전송된 발광된 빛의 신호에 의하여 수광트랜지스터(4)는 턴온상태를 유지하게 되며, 상기 턴온된 수광트랜지스터(4)의 컬렉터단(즉, 'P'지점)은 로우레벨의 상태를 유지하게 된다.At this time, the second sensing hole 12 formed in the keyboard 10 of the key pressing device A does not enter the inside of the electron organ, so that the signal of the light emitted from the light emitting diode 2 is The light receiving transistor 4 is transmitted to the base end of the light receiving transistor 4 of the light receiving unit through the second sensing hole 12, and the light receiving transistor 4 is turned on by a signal of emitted light transmitted through the second sensing hole 12. Is maintained, and the collector stage (ie, 'P' point) of the turned-on light receiving transistor 4 maintains a low level state.

상기 수광트랜지스터(4)의 컬렉터단(즉, 'P'지점)으로 부터 출력되는 로우레벨의 신호는 카운터(7)의 클리어단과 래치회로부(8)로 전송되면서 동시에 나트게이트(6)를 통하여 하이레벨의 신호로 변환되어 앤드게이트(5)의 다른 입력측에 전송된다.The low level signal outputted from the collector terminal (ie, 'P' point) of the light receiving transistor 4 is cleared of the counter 7. While being transmitted to the stage and the latch circuit section 8, the signal is simultaneously converted into a high level signal through the nat gate 6 and transmitted to the other input side of the AND gate 5.

상기 두 개의 입력측으로 하이레벨상태의 신호를 전송받은 앤드게이트(5)는 그 출력단에 접속되는 카운터(7)의 다운(DOWN)단으로 하이레벨상태의 신호를 출력하게 된다.The AND gate 5 which has received the high level signal to the two input sides outputs the high level signal to the DOWN end of the counter 7 connected to the output terminal.

상기 카운터(7)는 프레셋트단과 다운단으로 전송된 하이레벨상태의 신호에 의하여 프레세트된 기 설정 계수(예컨대 '20')를 역으로 다운카운팅(즉 '19', '18', '17', '16'…)을 실시하게 되고,The counter 7 counts down counts (ie, '19', '18', '17' inversely preset preset coefficients (e.g., '20') by high-level signals transmitted to the preset stage and the down stage. ',' 16 '…)

상기 카운터(7)로 부터 역으로 다운카운팅된 값은 래치회로부(8)로 전송되며, 상기 카운터(7)로 부터 역으로 다운카운팅값을 전송받은 래치회로부(8)는 전송된 다운카운팅된 값(예컨대 '19', '18', '17', '16'…)을 저장하게 된다.The value downcounted backward from the counter 7 is transmitted to the latch circuit section 8, and the latch circuit section 8 receiving the downcount value reversely from the counter 7 transmits the downcounted value. (For example, '19', '18', '17', '16'…).

이때, 상기 건반누름장치(A)의 건반(10)이 완전히 눌려진 상태로 되면 상기 건반누름장치(A)의 건반(10)에 형성되어 있는 제2감지공(12)은 전자오르간의 내부로 들어가게 된다.At this time, when the key 10 of the key pressing device A is completely pressed, the second sensing hole 12 formed in the key 10 of the key pressing device A enters into the interior of the electronic organ. do.

상기 발광상태를 유지하고 있는 각각의 발광다이오드(1, 2)중에서 발광다이오드(2)로 발광되는 빛의 신호는 전자오르간의 내부로 들어간 제2감지공(12)에 의하여 차단되고, 상기 발광다이오드(2)로 부터 발광되는 빛의 신호는 수광트랜지스터(4)의 베이스단으로 전송되지 않게 되며, 상기 수광트랜지스터(4)의 베이스단으로 발광된 빛의 신호가 전송되지 않게 되어 수광트랜지스터(4)는 턴 오프된다.The light signal emitted from the light emitting diodes 2 among the light emitting diodes 1 and 2 maintaining the light emitting state is blocked by the second sensing hole 12 that enters the electron organ, and the light emitting diodes The signal of the light emitted from the (2) is not transmitted to the base end of the light receiving transistor 4, the signal of the light emitted to the base end of the light receiving transistor 4 is not transmitted, the light receiving transistor (4) Is turned off.

상기 턴 오프된 수광트랜지스터(4)의 컬렉터단(즉, 'P'지점)은 제2도에 도시된 바와 같이 기준전압(Vcc)에서 공급되는 신호전압에 의하여 로우레벨의 상태에서 하이레벨의 상태로 번환된다.The collector stage (ie, 'P' point) of the turned-off light-receiving transistor 4 is a high level state from a low level state by a signal voltage supplied from the reference voltage Vcc as shown in FIG. Is returned.

상기 수광트랜지스터(4)의 컬렉터단(즉, 'P'지점)으로 부터 출력되는 하이레벨상태의 신호는 카운터(7)의 클리어단과 래치회로부(8)로 전송되면서 동시에 나트게이트(6)를 통하여 제2도에 도시된 바와 같이 로우레벨상태의 신호로 반전되어 앤드게이트(5)의 입력측(즉,지점)으로 전송된다.The high level signal output from the collector terminal (ie, 'P' point) of the light receiving transistor 4 is transmitted to the clear terminal of the counter 7 and the latch circuit unit 8 while simultaneously passing through the nat gate 6. As shown in FIG. 2, the input side of the AND gate 5 (ie, Point).

이때, 상기 건반누름장치(A)의 건반(10)에 형성되어 있는 제1감지공(11)은 전자오르간의 내부에 들어간 상태를 유지하고 있어 수광트랜지스터(3)의 컬렉터단(즉,지점)으로 부터 출력되는 하이레벨상태의 신호는 앤드게이트(5)과 카운터(7)의 프리세트단에 전송하고 있는 상태를 유지하게 된다.At this time, the first sensing hole 11 formed in the key 10 of the key pressing device A maintains the state of entering the electron organ, so that the collector end of the light receiving transistor 3 (that is, The high level signal outputted from the point) is maintained at the preset stages of the AND gate 5 and the counter 7.

상기 앤드게이트(5)의 두 개의 입력측으로 전송된 신호의 레벨이 서로 다른 레벨상태의 신호로 입력되어 앤드게이트(5)의 출력단에 접속된 카운터(7)의 다운(DOWN)단으로 로우레벨상태의 신호가 전송되고,The level of the signal transmitted to the two input sides of the AND gate 5 is input as a signal having a different level state, and is a low level state to the DOWN end of the counter 7 connected to the output terminal of the AND gate 5. Is sent,

상기 수광트랜지스터(4)의 컬렉터단(즉, 'P'지점)으로 부터 하이레벨상태의 신호를 전송받은 카운터(7)의 클리어(CLR)단에 의해 카운터(7)는 클리어되며, 상기 클리어된 카운터(7)는 다운카운팅(예컨데 '19', '18', '17', '16'…)을 래치회로부(8)로 전송되게 된다.The counter 7 is cleared by the clear (CLR) end of the counter 7 which has received a high level signal from the collector end (ie, 'P' point) of the light receiving transistor 4, and the cleared The counter 7 transmits down counting (eg '19', '18', '17', '16' ...) to the latch circuit section 8.

상기 수광트랜지스터(4)의 컬렉터단(즉, 'P'지점)으로 부터 하이레벨상태의 신호를 전송받은 래치회로부(8)는 카운터(7)로 부터 역으로 카운팅된 최종적인 값(예컨대 '16')을 중앙연산처리장치(9)로 전송하게 되고, 상기 래치회로부(8)로 부터 전송된 최종적인 카운트값의 크기(예컨대 '16')에 따라 중앙연산처리장치(9)는 음의 강약을 세분화하여 결정하게 되는 것이다.The latch circuit 8 receiving the high level signal from the collector terminal (ie, 'P' point) of the light receiving transistor 4 has a final value counted backward from the counter 7 (for example, '16'). ') Is transmitted to the central processing unit 9, and according to the magnitude of the final count value (for example,' 16 ') transmitted from the latch circuit unit 8, the central processing unit 9 is negatively weak. It will be decided by subdividing

즉, 상기 건반누름장치(A)의 건반(10)을 강하게 누르면 건반(10)의 누름초기로 부터 완전히 눌리는데 까지의 시간이 짧게 걸리게 되고, 상기 건반누름장치(A)의 건반(10)을 약하게 누르면 건반(10)의 누름초기로 부터 완전히 눌리는데 까지의 시간이 길게 걸리게된다.That is, when the key 10 of the key press device A is pressed strongly, the time from the initial press of the key 10 to the complete press is shortened, and the key 10 of the key press device A is held down. Pressing lightly takes a long time from the initial press of the keyboard 10 to the complete press.

따라서, 상기 수광트랜지스터(3)의 컬렉터단(즉, 'P'지점)이 하이레벨의 상태로 되는 지점에서 부터 상기 수광트랜지스터(4)의 컬랙터단(즉, 'P'지점)이 하이레벨의 상태로 되는데 까지의 시간을 카운터(7)에서 역으로 카운트된 최종적인 값을 중앙연산처리장치(9)로 전송하게 되면, 상기 중앙연산처리장치(9)는 카운터(7)로 부터 역으로 다운카운팅되어 전송된 최종적인 카운트값이 작은 값(예컨대, '12')이면, 상기 건반(10)이 약하게 눌러진 것으로 판단하게 되어 그 카운트 값(예컨대 '12')에 따라 음의 강약을 결정할 수 있게 된다.Therefore, from the point where the collector stage (ie, 'P' point) of the light receiving transistor 3 is at the high level, the collector stage (ie, 'P' point) of the light receiving transistor 4 is at the high level. When the time until reaching the state is transmitted to the central processing unit 9, the final value counted backward from the counter 7, the central processing unit 9 goes down from the counter 7 in reverse. If the final count value that is counted and transmitted is a small value (eg, '12'), it is determined that the keyboard 10 is weakly pressed to determine a negative intensity according to the count value (eg, '12'). Will be.

반면, 상기 중앙연산처리장치(9)는 카운터(7)로부터 역으로 다운카운팅되어 전송된 최종적인 카운트값이 큰값(예컨대 '19')이면, 상기 건반(10)이 강하게 눌러진 것으로 판단하게 되어 그 카운트값(예컨대 '19')에 따라 음의 강약을 결정할 수 있게 되는 것이다.On the other hand, the central processing unit 9 is down counted backward from the counter 7, and if the final count value transmitted is a large value (for example, '19'), it is determined that the keyboard 10 is strongly pressed. The negative intensity can be determined according to the count value (eg, '19').

상술한 바와 같이 본 고안은 전자오르간의 건반을 누르는 가압속도에 따라 섬세한 음질을 발생할 수 있어 전자오르간의 품질에 대한 신뢰성을 향상시킬 수 있도록 한 것이다.As described above, the present invention may generate delicate sound quality according to the pressing speed of pressing the key of the electronic organ, thereby improving the reliability of the quality of the electronic organ.

Claims

In the electron organ, the collector stage ('S' point) of the light receiving transistors 3 of the light emitting transistors 3 and 4 of each of the light emitting diodes 1 and 2 provided in the key press device A is connected to the AND gate. 5) is connected to the input side of the counter 7 at the same time to the preset terminal of the counter 7, and the collector terminal (ie, 'P' point) of the light receiving transistor 4 is cleared of the counter 7 The other end of the AND gate 5 through the nat gate 6 and the output terminal of the AND gate 5 to the DOWN end of the counter 7 at the same time. And the counter (7) is connected to the central processing unit (9) through a latch circuit section (8).