KR960008006Y1

KR960008006Y1 - 타이밍 복구회로

Info

Publication number: KR960008006Y1
Application number: KR92008521U
Authority: KR
Inventors: 최문규
Original assignee: 정장호; 엘지정보통신 주식회사
Priority date: 1992-05-19
Filing date: 1992-05-19
Publication date: 1996-09-20
Also published as: KR930026663U

Abstract

요약 없음

Description

타이밍 복구회로

제1도는 종래 타이밍 복구회로의 회로도.

제2도는 본 고안에 의한 타이밍 복구회로의 회로도.

제3도 및 제4도는 제2도의 타이밍 복구회로 동작을 설명하기 위한 파형도.

* 도면의 주요부분에 대한 부호의 설명

20, 21, 22 : 제1, 제2 및 제3 D플립플롭

23, 24 : 지연소자25 : 배타적 NOR회로

26, 27 : 제1 및 제2 버퍼

본 고안은 타이밍 복구회로에 관한 것으로, 특히 데이타 수신시 PLL(Phase Locked Loop)이나 SAW(Surface Acoustic Wave)필터를 사용하지 않고 디지탈 로직회로 만으로 타이밍 복구를 할수 있도록 하는 타이밍 복구회로에 관한 것이다.

일반적으로 데이타를 송수신하는 시스템에 있어서 상대편 시스템이 송신한 데이타를 수신한 경우 수신한 데이타를 상대편 시스템이 설정한 타이밍으로 래치 할수 있도록 타이밍을 복구해 주어야 한다.

종래에는 PLL이나 SAW필터를 이용하여 타이밍을 복구하였다. 제1도를 참조하여, 종래의 PLL을 이용한 타이밍 복구에 대해 설명한다. 제1도에서 알수있는 바와 같이, PLL을 이용한 타이밍 복구회로는 위상 검출기(5), 저역통과필터(7), 전압제어발진기(8) 및 분주기(9)로 연결 구성되며, 위상 검출기(5), 저역통과필터(7) 및 전압제어발진기(8)는 PLL의 역할을 수행한다. 위상검출기(5)는 D플립플롭(1, 2)과 배타적 OR회로(3, 4)로 연결 구성되며, 저역통과필터(7)는 저항(R1, R2), 콘덴서(C1, C2)및 연산증폭기(6)로 연결 구성된다. 디지틀 통신에 있어서 송신 데이타가 계속 한가지 상태('0' 또는 '1'의 상태)를 유지하는 것을 방지 하기 위하여 한 가지 상태가 최소한 소정비트 이상 유지되지 않게하여 변조하는 런랭스 리미티드(Run Lenght Limited)변조 방식에 의해 변조된 데이타를 수신하는 경우에, 입력단(10)을 통해 입력되는 런랭스 리미티드 변조 방식에 의해 변조된 데이타는 D플립플롭(1)의 입력단(D)과 배타적 OR회로(4)의 제1 입력단에 공급되고, D플립플롭(1)의 출력은 D플립플롭(2)의 입력단(D)에 공급됨과 동시에 배타적 OR회로(3)의 제1 입력단 및 배타적 OR회로(4)의 제2 입력단에 공급된다. D플립플롭(2)의 출력은 배타적 OR회로(3)의 제2 입력단에 공급되고, 배타적 OR회로(3)의 출력은 저항(R1)을 통해 연산증폭기(6)의 비반전단(+)에 공급됨과 동시에 배타적 OR회로(4)의 출력은 저항(R2)를 통해 연산증폭기(6)의 반전단(-)에 공급된다. 전압제어발진기(8)는 연산증폭기(6)로 부터 인가되는 전압변화에 따라 발진한 신호를 분주기(9)측으로 출력하고, 분주기(9)는 전압제어발진기(8)로 부터의 신호를 2분주하여 π상 및 Φ상 신호를 출력한다. 분주기(9)가 출력한 π상 신호는 D플립플롭(2)의 클럭단(CK)에 클럭신호로서 공급됨과 동시에 출력단(12)를 통해 복조회로(도면에 도시되지 않았음) 측으로 복조용 재생클럭으로서 공급되며, 분주기(9)는 출력단 Φ는 D플립플롭(1)의 클럭단(CK)에 클럭신호로서 공급되어 입력단(10)을 통해 D플립플롭(1)에 입력되는 데이타의 래치를 제어하므로 D플립플롭(1)에 입력된 데이타는 복조용 재생클럭의 반주기만큼 지연되어 출력단(11)을 통해 복조회로측에 공급된다. 이와 같이 하여, 복조회로가 출력단(11)을 통해 공급되는 데이타를 출력단(12)을 통해 공급되는 복조용 재생클럭을 이용해 래치함으로써 데이타를 수신한다.

이상 설명한 바와 같은 종래의 타이밍 복구회로는 일정 주기마다 최소한 한번씩 데이타 비트의 천이가 있어야 하는 런랭스 리미티드 변조방식을 사용하는 시스템에서만 응용가능하고 런랭스 리미티드 변조방식을 사용하지 않는 시스템에서는 응용할수 없고, 저항(R1, R2), 콘덴서(C1, C2) 및 연산증폭기(6)등의 아날로그 소자를 사용하므로 주위환경에 민감하게 반응하여 회로분석 및 설계를 하는데 어려움이 있으며, 특정 주파수에 대해서만 타이밍 복구 할 수 있도록 설계되어 있기 때문에 입력 데이타의 속도가 변할 경우 회로 구성요소를 대폭 변경해야 하는 문제점이 있었다.

본 고안은 전술한 바와 같은 문제점을 안출한 것으로, 런랭스 리미티드 변조방식을 사용하는시스템과 런랭스 리미티드 변조방식을 사용하지 않는 시스템 모두에 응용할수 있고 주위환경에 영향을 받지 않으며 회로분석 및 설계가 용이하고 수신데이타 속도가 변화되어도 원활하게 데이타를 수신할 수 있도록 디지탈 로직 회로로 구성되는 타이밍 복구회로를 제공하는데 목적이 있다.

이와 같은 목적을 달성하기 위해 본 고안은, 수신된 데이타의 타이밍을 복구하기 위한 타이밍 복구회로에 있어서, 상기 수신된 데이타를 인가받아 클럭신호로서 출력하는 제1 버퍼(26)와 ; 상기 수신된 데이타를 인가받아 반전시켜 클럭신호로서 출력하는 제2 버퍼(27)와 ; 자체 입력단(D)에 하이레벨의 전압을 인가받고 상기 제1 버퍼(26)로 부터 자체의 클럭단(CK)에 클럭신호를 인가받아, 상기 제1 버퍼(26)로부터 자체의 클럭단(CK)에 입력되는 클럭신호에 상승에 지가 있을 때 자체의 출럭단(Q)을 통해 하이레벨 신호를 출력함과 동시에 자체의 출력단()을 통해 로우레벨신호를 출력하고, 자체의 출력단(Q)으로 부터의 하이레벨신호가 자체의 리세트단(R)에 입력될때 자체의 출력단()을 통해 하이레벨 신호를 출력하는 제1 D플립플롭(20)과 ; 자체의 입력단(D)에 하이레벨의 전압을 인가받고 상기 제2 버퍼(27)로 부터 자체의 클럭단(CK)에 클럭신호를 인가받아, 상기 제2 버퍼(27)로 부터 자체의 클럭단(CK)에 입력되는 클럭신호에 상승에지가 있을때 자체의 출력단(Q)을 통해 하이레벨신호를 출력함과 동시에 자체의 출력단 ()을 통해 로우레벨신호를 출력하고, 자체의 출력단(Q)으로 부터의 하이레벨신호가 자체의 리세트단(R)에 입력될때 자체의 출력단()을 통해 하이레벨 신호를 출력하는 제2 D플립플롭(21)과 ; 상기 제1 및 제2 D플립플롭(20), (21)의 출력단()으로 부터 인가되는 신호를 논리변환하는 배타적 NOR회로(25)와; 상기 배타적 NOR회로(25)로 부터 자체의 클럭단(CK)에 공급된 신호에 따라 상기 수신된 데이타를 래치하는 제3 플립프롭(22)을 구비한 것을 특징으로 하는 타이밍 복구회로를 제공한다.

또한, 제1 및 제2 D플립플롭(20)(21)의 출력단(Q)으로 부터 출력되는 신호는 수신되는 데이타의 속도에 따라 설정된 소정지연시간후 제1 및 제2 D플립플롭(20)(21)의 리세트단(R)에 입력된다.

이와같은 구성에 의해, 본 고안의 타이밍 복구회로는 디지탈 로직회로로 구성되므로 런랭스 리미티드 변조방식을 사용하는 시스템과 런랭스 리미티드 변조방식을 사용하지 않는 시스템 모두에 적용할 수 있고 주위환경에 영향을 받지 않으며 회로분석 및 설계가 용이하고, 수신 데이타의 속도가 변화되어도 제1 및 제2 플립플롭(20), (21)의 리셋트단(R)에 입력되는 신호에 지연시간을 변화된 수신 데이타의 속도에 대응하게 설정함으로써 원활하게 데이타를 수신할수 있게 된다.

이하 첨부된 도면을 참조하여 본 고안의 실시예를 상세히 설명한다.

제2도는 본 고안에 타이밍 복구 회로의 회로도이고, 제3도 및 제4도는 제2도의 타이밍 복구회로 동작을 설명하기 위한 파형도이다. 제2도에 나타낸 바와 같이, 본 고안의 타이밍 복구회로는 제1 및 제2 버퍼(26, 27), 제1, 제2 및 제3 D플립플롭(20, 21, 22) 지연소자(23, 24) 및 배타적 NOR회로(25)로 연결구성된다. 수신 데이타가 제1 및 제2버퍼(26)(27)에 입력되면, 제1버퍼(26)는 수신 데이타를 클럭신호로서 제1 D플립플롭(20)의 클럭단(CK)측으로 공급하고, 제2버퍼(27)는 수신데이타를 반전시켜 클럭신호로서 제2 D플립플롭(21)의 클럭단(CK)측으로 공급한다. 제1 및 제2 D플립플롭(20, 21)의 입력단(D)에는 저항(R3)를 통해 +5V의 전압이 인가되므로 제1 및 제2 D플립플롭(20, 21)의 입력단(D)에는 항상 하이(high)레벨 전압이 입력된다. 제1 D플립플롭(20)의 출력단(Q)을 통해 출력된 신호는 지연소자(23)에 공급되고, 제2 D플립플롭(21)의 출력단(Q)을 통해 출력된 신호는 지연소자(24)에 공급된다. 지연소자(23)로 부터 출력되는 신호는 제1 D플립플롭(20)의 리세트단(R)에 공급되고, 지연소자(24)로 부터 출력된 신호는 제2 D플립플롭(21)의 리세트단(R)에 공급된다. 지연소자(23, 24)의 지연시간은 수신 데이타의 속도에 따라 설정되며, 제1 및 제2 D플립플롭(20, 21)의 출력단 (Q)으로 부터 공급된 신호를 수신 데이타 한 비트의 반주기 만큼 지연시킨다(즉, 수신 데이타의 속도가 100Mbps인 경우 지연시간은 10ns의 절반인 5ns로 설정됨). 지연소자(23, 24)로 부터 제1 및 제2 D 플립플롭(20, 21)의 리세트단(R)측으로 하이레벨 신호가 공급되면, 제1 및 제2 D플립플롭(20, 21)은 리세트 되므로, 이전에 출력단(Q,)을 통해 출력되는 신호가 하이레벨인 경우는 로우(Low)레벨로 천이시키고, 이전에 출력단(Q,)을 통해 출력되는 신호가 로우레벨인 경우는 하이(high)레벨로 천이시킨다. 제1 및 제2 D플립플롭(20, 21)의 출력단()을 통해 출력된 신호는 배타적 NOR회로(25)측으로 공급되며, 배타적 NOR회로(25)는 제1 및 제2 D플립플롭(20, 21)로 부터의 신호를 논리변환하여 제3 D플립플롭(22)의 클럭단(CK)에 클럭신호로서 공급한다. 제3 D플립플롭(22)은 입력단(D)에 공급된 수신데이타를 배타적 NOR회로(25)로 부터 클럭단(CK)에 공급된 신호에 따라 복조용 재생클럭으로서 출력단(Q,)을 통해 복조회로(도면에 도시하지 않았음)측으로 공급함으로써 타이밍을 복구하게 된다.

이상과 같이 구성된 본 고안의 타이밍 복구회로는 다음과 같이 동작한다.

런랭스 리미티드 변조 방식에 의해 변조된 데이타를 수시하는 경우, 제1 D플립플롭(20)의 클럭단(CK)에 제3도의 (A)와 같은 신호가 공급되고 제2 D플립플롭(21)의 클럭단(CK)에 제3도에 (B)와 같은 신호가 공급되면, 제1 D플립플롭(20)은 출력단()을 통해 배타적 NOR회로(25)측으로 제3도의 (C)와 같은 신호를 출력하고, 제2 D플립플롭(21)은 출력단()을 통해 배타적 NOR회로(25)측으로 제3도의(D)와 같은 신호를 출력한다. 이때 배타적 NOR회로(25)는 제3도의 (C)및 (D)신호를 논리변환하여 제3도의 (E)와 같은 신호를 제3 D플립플롭(22)의 클럭단(CK)에 클럭신호로서 공급한다.

런랭스 리미티드 변조 방식외의 다른 방식에 의해 변조된 데이타를 수신하는 경우, 제1 D플립플롭(20)의 클럭단(CK)에 제4도에 (A)와 같은 신호가 공급되고 제2 D플립플롭(21)의 클럭단(CK)에 제4도의 (B)와 같은 신호가 공급되면, 제1 D플립플롭(20)의 출력단 ()을 통해 배타적 NOR회로(25)측으로 제4도의 (C)와 같은 신호로 출력하고, 제2 D플립플롭(21)은 출력단()을 통해 배타적 NOR회로(25)측으로 제4도의 (D)와 같은 신호로 출력한다. 이때, 배타적 NOR회로(25)는 제4도의 (C) 및 (D) 신호를 논리변환하여 제4도의 (E)와 같은 신호를 제3 D플립플롭(22)의 클럭단(CK)에 클럭신호로서 공급한다.

한편, 제1 및 제2 버퍼(26, 27)를 통해 제1 및 제2 D플립플롭(20, 21)의 클럭단(CK)에 입력되는 데이타에 천이가 있을 때마다 제1 및 제2 D플립플롭(20, 21)중 하나는 출력단(Q)를 통해 하이레벨의 신호를 출력한다. 제1 및 제2 D플립플롭(20, 21)의 출력단(Q)를 통해 출력단 하이레벨 신호는 지연소자(23, 24)에 의해 소정시간 만큼 지연되어 제1 및 제2 D플립플롭(20, 21)의 리세트단(R)에 입력되고, 이에 따라 제1 및 제2 D플립플롭(20, 21)은 리세트된다. 그러므로, 제1 및 제2 D플립플롭(20, 21)은 리세트 되기 전까지는 출력단()을 통해 로우레벨의 신호를 배타적 NOR회로(25)측으로 출력하고 리세트 된 이후에는 출력단()를 통해 하이레벨의 신호를 배타적 NOR회로(25)측으로 출력한다. 즉, 제1 및 제2 D플립플롭(20, 21)은 평상시에는 출력단()를 통해 NOR회로(25)측으로 하이레벨 신호를 출력하면, 제1 D플립플롭(20)은 클럭단(CK)에 입력되는 데이타에 상승에지가 있으면 활성화되어 출력단()을 통해 배타적 NOR회로(25)측으로 로우레벨 신호를 출력하고 소정지연시간 이후에 리세트 되면 다시 하이레벨 신호를 배타적 NOR회로(25)측으로 출력한다. 마찬가지로, 제2 D플립플롭(21)은 클럭단(CK)에 입력되는 데이타에 상승에지가 있으면 활성화 되어 출력단()을 통해 배타적 NOR회로(25)측으로 로우레벨 신호를 출력하고 소정 지연시간 이후에 리세트 되면 다시 하이 레벨 신호를 배타적 NOR회로(25)측으로 출력한다. 이에따라, 배타적 NOR회로(25)는 제1 및 제2 D플립플롭(20, 21)으로 부터 공급되는 신호를 논리변환하여 제3 D플립플롭(22)의 클럭단(CK)측으로 출력하고, 제3 D플립플롭(22)은 입력단(D)에 공급된 수신데이타를 배타적 NOR회로(25)로 부터 공급된 신호에 따라 래치함으로써 타이밍을 정확히 복구한다.

이상의 설명에서는 안정된 타이밍 복구를 위해, 제1 및 제2 D플립플롭(20), (21)의 출력단(Q)을 지연소자(23), (24)를 통해 리세트단(R)에 접속하였으나, 이에 한정되는 것은 아니고 출력단(Q)을 직접 리세트단(R)에 접속해도 타이밍 복구를 할 수 있다.

이상과 같이, 본 고안은 디지탈 로직회로로 구성되므로 런랭스 리미티드 변조방식을 사용하는 시스템과 런랭스 리미티드 변조방식을 사용하지 않는 시스템 모두에 적용할수 있고 주위환경에 영향을 받지 않으며 회로분석 및 설계가 용이하고, 수신 데이타의 속도가 변화되어도 제1 및 제2 D플립플롭(20, 21)의 리세트단(R)에 입력되는 신호의 지연시간을 변화된 수신데이타의 속도에 대응하게 설정함으로서 원활하게 데이타를 수신할수 있게 된다.

Claims

수신된 데이타의 타이밍을 복구하기 위한 타이밍 복구회로에 있어서, 상기 수신된 데이타를 인가받아 클럭신호로서 출력하는 제1 버퍼(26)와 ; 상기 수신된 데이타를 인가받아 반전시켜 클럭신호로서 출력하는 제2 버퍼(27)와 ; 자체 입력단(D)에 하이레벨의 전압을 인가받고 상기 제1 버퍼(26)로 부터 자체의 클럭단(CK)에 클럭신호를 인가받아, 상기 제1 버퍼(26)로부터 자체의 클럭단(CK)에 입력되는 클럭신호에 상승에지가 있을 때 자체의 출럭단(Q)을 통해 하이레벨 신호를 출력함과 동시에 자체의 출력단()을 통해 로우레벨신호를 출력하고, 자체의 출력단(Q)으로 부터의 하이레벨신호가 자체의 리세트단(R)에 입력될때 자체의 출력단()을 통해 하이레벨 신호를 출력하는 제1 D플립플롭(20)과 ; 자체의 입력단(D)에 하이레벨의 전압을 인가받고 상기 제2 버퍼(27)로 부터 자체의 클럭단(CK)에 클럭신호를 인가받아, 상기 제2 버퍼(27)로 부터 자체의 클럭단(CK)에 입력되는 클럭신호에 상승에지가 있을때 자체의 출력단(Q)을 통해 하이레벨신호를 출력함과 동시에 자체의 출력단 ()을 통해 로우레벨신호를 출력하고, 자체의 출력단(Q)으로 부터의 하이레벨신호가 자체의 리세트단(R)에 입력될때 자체의 출력단()을 통해 하이레벨 신호를 출력하는 제2 D플립플롭(21)과 ; 상기 제1 및 제2 D플립플롭(20), (21)의 출력단()으로 부터 인가되는 신호를 논리변환하는 배타적 NOR회로(25)와; 상기 배타적 NOR회로(25)로 부터 자체의 클럭단(CK)에 공급된 신호에 따라 상기 수신 데이타를 래치하는 제3 플립프롭(22)을 구비한 것을 특징으로 하는 타이밍 복구회로.
제1항에 있어서, 상기 제1 및 제2 D플립플롭(20), (21)의 출력단(Q)로 부터 출력되는 신호는 상기 수신되는 데이타의 속도에 따라 설정된 소정지연시간후 상기 제1 및 제2 D플립플롭(20), (21)의 리세트단(R)에 입력되는 것을 특징으로 하는 타이밍 복구회로.