JP3324638B2 - 信号整形回路 - Google Patents
信号整形回路Info
- Publication number
- JP3324638B2 JP3324638B2 JP20176797A JP20176797A JP3324638B2 JP 3324638 B2 JP3324638 B2 JP 3324638B2 JP 20176797 A JP20176797 A JP 20176797A JP 20176797 A JP20176797 A JP 20176797A JP 3324638 B2 JP3324638 B2 JP 3324638B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- count
- output
- manchester code
- down counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は伝送信号の信号波形
を整形する信号整形回路に係り、特に、マンチェスター
コードの受信信号をＮＺＲ（Non Return to Zero）の信
号に復調することなく復調回路の中途信号から変調信号
を獲得し、より少ない回路部品点数でより遅延の少ない
信号整形回路に関する。
を整形する信号整形回路に係り、特に、マンチェスター
コードの受信信号をＮＺＲ（Non Return to Zero）の信
号に復調することなく復調回路の中途信号から変調信号
を獲得し、より少ない回路部品点数でより遅延の少ない
信号整形回路に関する。
【０００２】
【従来の技術】ＬＡＮ等のネットワークにおけるデータ
伝送においては、伝送路の中間にレピータを挿入して、
伝送信号の信号レベルを増幅したり、信号波形を整形す
るようにしている。また、マンチェスターコード（Manc
hester code ）は各ビットの”０”と”１”に対して、
それぞれビット信号の中央部の立ち上がりと立ち下がり
を対応させたコードである。マンチェスターコードで
は、ビット信号の中央部が必ず変化をするため、受信側
に周波数ドリフトが生じてもその影響を抑えることがで
き、また、直流成分が無いため簡単な交流増幅器が使用
できること、クロック成分を持つため、特別のクロック
線が不要なこと、符号自身に誤り検出能力があることな
どの特徴を持つ。レピータ等においては、従来、マンチ
ェスターコードの受信信号の信号波形を整形する信号整
形回路では、通常、ＮＲＺ信号に復調した後、再度マン
チェスターコードに変調して信号波形の整形を行ってい
た。
伝送においては、伝送路の中間にレピータを挿入して、
伝送信号の信号レベルを増幅したり、信号波形を整形す
るようにしている。また、マンチェスターコード（Manc
hester code ）は各ビットの”０”と”１”に対して、
それぞれビット信号の中央部の立ち上がりと立ち下がり
を対応させたコードである。マンチェスターコードで
は、ビット信号の中央部が必ず変化をするため、受信側
に周波数ドリフトが生じてもその影響を抑えることがで
き、また、直流成分が無いため簡単な交流増幅器が使用
できること、クロック成分を持つため、特別のクロック
線が不要なこと、符号自身に誤り検出能力があることな
どの特徴を持つ。レピータ等においては、従来、マンチ
ェスターコードの受信信号の信号波形を整形する信号整
形回路では、通常、ＮＲＺ信号に復調した後、再度マン
チェスターコードに変調して信号波形の整形を行ってい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の信号整形回路にあっては、信号整形回路の部品点数
が多く、また復調した後再度変調を行うことから信号遅
延が大きく、リアルタイム性が要求されるＦＡ用の通信
には適用が難しいという問題点があった。本発明は、上
記従来の問題点に鑑みてなされたものであって、マンチ
ェスターコードの受信信号をＮＺＲ信号に復調すること
なく復調回路の中途信号から変調信号を獲得し、より少
ない回路部品点数でより遅延の少ない信号整形回路を提
供することを目的としている。
来の信号整形回路にあっては、信号整形回路の部品点数
が多く、また復調した後再度変調を行うことから信号遅
延が大きく、リアルタイム性が要求されるＦＡ用の通信
には適用が難しいという問題点があった。本発明は、上
記従来の問題点に鑑みてなされたものであって、マンチ
ェスターコードの受信信号をＮＺＲ信号に復調すること
なく復調回路の中途信号から変調信号を獲得し、より少
ない回路部品点数でより遅延の少ない信号整形回路を提
供することを目的としている。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に係る信号整形回路は、マンチェ
スターコードの受信信号をアップカウント／ダウンカウ
ントの切換信号とし、所定周波数のクロックを計数し、
計数の上限値および下限値を示す自己のマックスミニマ
ム信号で該計数動作を停止するアップダウンカウンタ
と、前記マックスミニマム信号に基づき前記マンチェス
ターコードと同一周期かつ同一デューティ比の同期信号
を生成する同期信号生成手段と、前記アップダウンカウ
ンタの計数出力および前記同期信号に基づき、前記マン
チェスターコードの受信信号を整形した信号を出力する
出力手段とを具備するものである。また、請求項２に係
る信号整形回路は、請求項１に記載の信号整形回路にお
いて、前記同期信号生成手段は、前記マックスミニマム
信号に基づき一定値をロードし、前記所定周波数のクロ
ックで計数され、計数出力を前記同期信号とするカウン
タであり、前記出力手段は、前記アップダウンカウンタ
の計数出力をデータ入力とし、前記同期信号をラッチ入
力とするフリップフロップと、前記同期信号および前記
フリップフロップの反転出力との排他的論理和をとる排
他的論理和ゲートとを具備するものである。本発明の信
号整形回路では、アップダウンカウンタにおいて、マン
チェスターコードの受信信号をアップカウント／ダウン
カウントの切換信号として所定周波数のクロックを計数
すると、当該アップダウンカウンタの上限値および下限
値への計数がマンチェスターコードの受信信号と同じ周
期で生じることから自己のマックスミニマム信号として
マンチェスターコードの受信信号と同期したクロックを
得ることができ、同期信号生成手段において、マックス
ミニマム信号に基づきマンチェスターコードと同一周期
かつ同一デューティ比の同期信号を生成し、出力手段に
より、アップダウンカウンタの計数出力および同期信号
に基づき整形信号を生成するので、従来のようにマンチ
ェスターコードの受信信号をＮＺＲ信号に復調すること
なく復調回路の中途信号から変調信号を獲得し、より少
ない回路部品点数でより遅延の少ない信号整形回路を実
現できる。特に、請求項２に係る信号整形回路では、同
期信号生成手段をカウンタとして、マックスミニマム信
号に基づき一定値をロードし、アップダウンカウンタと
同一の計数クロックで計数し、該計数出力を同期信号と
し、また出力手段をフリップフロップおよび排他的論理
和ゲートで実現し、アップダウンカウンタの計数出力を
フリップフロップのデータ入力とし、該データ入力を同
期信号でラッチし、排他的論理和ゲートにより同期信号
およびフリップフロップの反転出力との排他的論理和を
とるようにするのが望ましい。
に、本発明の請求項１に係る信号整形回路は、マンチェ
スターコードの受信信号をアップカウント／ダウンカウ
ントの切換信号とし、所定周波数のクロックを計数し、
計数の上限値および下限値を示す自己のマックスミニマ
ム信号で該計数動作を停止するアップダウンカウンタ
と、前記マックスミニマム信号に基づき前記マンチェス
ターコードと同一周期かつ同一デューティ比の同期信号
を生成する同期信号生成手段と、前記アップダウンカウ
ンタの計数出力および前記同期信号に基づき、前記マン
チェスターコードの受信信号を整形した信号を出力する
出力手段とを具備するものである。また、請求項２に係
る信号整形回路は、請求項１に記載の信号整形回路にお
いて、前記同期信号生成手段は、前記マックスミニマム
信号に基づき一定値をロードし、前記所定周波数のクロ
ックで計数され、計数出力を前記同期信号とするカウン
タであり、前記出力手段は、前記アップダウンカウンタ
の計数出力をデータ入力とし、前記同期信号をラッチ入
力とするフリップフロップと、前記同期信号および前記
フリップフロップの反転出力との排他的論理和をとる排
他的論理和ゲートとを具備するものである。本発明の信
号整形回路では、アップダウンカウンタにおいて、マン
チェスターコードの受信信号をアップカウント／ダウン
カウントの切換信号として所定周波数のクロックを計数
すると、当該アップダウンカウンタの上限値および下限
値への計数がマンチェスターコードの受信信号と同じ周
期で生じることから自己のマックスミニマム信号として
マンチェスターコードの受信信号と同期したクロックを
得ることができ、同期信号生成手段において、マックス
ミニマム信号に基づきマンチェスターコードと同一周期
かつ同一デューティ比の同期信号を生成し、出力手段に
より、アップダウンカウンタの計数出力および同期信号
に基づき整形信号を生成するので、従来のようにマンチ
ェスターコードの受信信号をＮＺＲ信号に復調すること
なく復調回路の中途信号から変調信号を獲得し、より少
ない回路部品点数でより遅延の少ない信号整形回路を実
現できる。特に、請求項２に係る信号整形回路では、同
期信号生成手段をカウンタとして、マックスミニマム信
号に基づき一定値をロードし、アップダウンカウンタと
同一の計数クロックで計数し、該計数出力を同期信号と
し、また出力手段をフリップフロップおよび排他的論理
和ゲートで実現し、アップダウンカウンタの計数出力を
フリップフロップのデータ入力とし、該データ入力を同
期信号でラッチし、排他的論理和ゲートにより同期信号
およびフリップフロップの反転出力との排他的論理和を
とるようにするのが望ましい。
【０００５】
【発明の実施の形態】以下、本発明の信号整形回路の実
施の形態について、図面を参照して詳細に説明する。
尚、以下の説明において、信号の参照符号の先頭に記号
＃の付く信号は、該信号が負論理信号であることを示し
ている。図１は本発明の一実施形態に係る信号整形回路
の回路構成図である。同図において、本実施形態の信号
整形回路は、マンチェスターコードの受信信号ＩＮＤＡ
ＴＡをアップカウント／ダウンカウントの切換信号Ｕ／
Ｄとし、所定周波数のクロックＣＰを計数し、計数の上
限値および下限値を示す自己のマックスミニマム信号＃
ＲＣ１で該計数動作を停止するアップダウンカウンタ１
０１と、マックスミニマム信号＃ＲＣ１に基づきマンチ
ェスターコード（ＩＮＤＡＴＡ）と同一周期かつ同一デ
ューティ比の同期信号ＱＤ２を生成する同期信号生成手
段１０３と、アップダウンカウンタ１０１の計数出力Ｑ
Ｄ１および同期信号ＱＤ２に基づき、マンチェスターコ
ードの受信信号ＩＮＤＡＴＡを整形した信号ＯＵＴＤＡ
ＴＡを出力する出力手段１０４，１０５とを具備した構
成である。また、同期信号生成手段は、マックスミニマ
ム信号＃ＲＣ１に基づき一定値”０１１１B ”（添え字
Ｂは２進数であることを示す）をロードし、クロックＣ
Ｐで計数され、計数出力を同期信号ＱＤ２とするカウン
タ１０３であり、出力手段は、アップダウンカウンタ１
０１の計数出力ＱＤ１をデータ入力端子Ｄに入力し、同
期信号ＱＤ２をラッチ入力端子ＣＫに入力するフリップ
フロップ１０４と、同期信号ＱＤ２およびフリップフロ
ップ１０４の出力端子＃Ｑからの反転出力との排他的論
理和をとる排他的論理和ゲート１０５とを備えて構成さ
れている。尚、アップダウンカウンタ１０１およびカウ
ンタ１０３は、例えば「７４ＡＣ１６９」で実現され
る。まず、マンチェスターコードについて説明する。図
２は、データ伝送に用いるマンチェスターコードを説明
する説明図である。このマンチェスターコードは、ＮＲ
Ｚ符号２ビットで１ビットを形成するもので、デューテ
ィ比５０［％］のとき、前半が１の時は”１”を、前半
が０の時は”０”をそれぞれ表し、図中の矢印の幅が１
ビットのデータ幅を示す。次に、図３は、本実施形態の
信号整形回路の動作を説明するタイミングチャートであ
る。図３（ａ）は入力データ、図３（ｂ）はマンチェス
ターコードの受信信号ＩＮＤＡＴＡ、図３（ｃ）はアッ
プダウンカウンタ１０１の内容、図３（ｄ）はマックス
ミニマム信号＃ＲＣ１、図３（ｅ）はカウンタ１０３の
計数出力（同期信号）ＱＤ２、図３（ｆ）はフリップフ
ロップ１０４の出力＃Ｑ、図３（ｇ）は出力信号（整形
信号）ＯＵＴＤＡＴＡ、図３（ｈ）は出力データをそれ
ぞれ示す。まず、アップダウンカウンタ１０１は、マン
チェスターコードの受信信号ＩＮＤＡＴＡに基づいてア
ップカウント／ダウンカウント動作を行う。尚、カウン
トは、伝送レートの１６倍の周波数を持つクロックＣＰ
について行われる。また、アップダウンカウンタ１０１
では、カウント値のマックス値ＭＡＸおよびミニマム値
ＭＩＮでマックスミニマム信号＃ＲＣ１を出力しカウン
ト動作を停止する。このようなアップダウンカウンタ１
０１のアップカウント／ダウンカウントの切換入力端子
Ｕ／Ｄに、図３（ｂ）に示されるようなデューティ比５
０［％］のマンチェスターコードを入力すると、アップ
ダウンカウンタ１０１は、図３（ｃ）に示すように、マ
ックス値ＭＡＸおよびミニマム値ＭＩＮ間でカウントを
繰り返すだけになる。この時、マックスミニマム信号＃
ＲＣ１は、図３（ｄ）に示すように、ちょうどデータの
中央部で出力される。つまり、マンチェスターコード
が”Ｈ”の時にカウントアップ、”Ｌ”の時にカウント
ダウンが行われ、マックス値ＭＡＸおよびミニマム値Ｍ
ＩＮまでカウント動作が行われ、入力データ”０”の時
は、カウント値がＭＩＮからのカウントアップになり、
また入力データ”１”の時は、カウント値がＭＡＸから
のカウントダウンになる。また、同じ符号データが続
く”１，１”の場合にはＭＡＸのカウント値のままであ
り、”０，０”の場合にはＭＩＮのカウント値のままで
ある。そして、マックス値ＭＡＸおよびミニマム値ＭＩ
Ｎの位置に対応して、マンチェスターコードに同期した
マックスミニマム信号＃ＲＣ１が生成されている。カウ
ンタ１０３では、マックスミニマム信号＃ＲＣ１に基づ
き一定値”０１１１B ”をロードし、アップダウンカウ
ンタ１０１と同じクロックＣＰについてカウントする。
したがって、カウンタ１０３の計数出力端子ＱＤから
は、図３（ｅ）に示すように、マンチェスターコードと
同じ周期でデューティ比５０［％］の同期信号ＱＤ２が
出力されることとなる。次に、フリップフロップ１０４
では、アップダウンカウンタの計数出力ＱＤ１をデータ
入力として、該データ入力を同期信号ＱＤ２の立ち上が
りエッジでラッチする。したがって、フリップフロップ
１０４の反転出力＃Ｑは図３（ｆ）に示す如くなり、こ
の反転出力＃Ｑと同期信号ＱＤ２の排他的論理和を排他
的論理和ゲート１０５によってとることにより、整形さ
れた出力信号ＯＵＴＤＡＴＡが図３（ｇ）の如く得られ
ることとなる。以上のように、本実施形態の信号整形回
路では、従来のようにマンチェスターコードを一旦ＮＲ
Ｚ信号に戻すことなく、伝送レート（ビットレート）の
２分の１の遅延だけで信号波形を整形した出力を得るこ
とができ、リアルタイム性が要求されるＦＡ用などの通
信に対しても適用可能である。
施の形態について、図面を参照して詳細に説明する。
尚、以下の説明において、信号の参照符号の先頭に記号
＃の付く信号は、該信号が負論理信号であることを示し
ている。図１は本発明の一実施形態に係る信号整形回路
の回路構成図である。同図において、本実施形態の信号
整形回路は、マンチェスターコードの受信信号ＩＮＤＡ
ＴＡをアップカウント／ダウンカウントの切換信号Ｕ／
Ｄとし、所定周波数のクロックＣＰを計数し、計数の上
限値および下限値を示す自己のマックスミニマム信号＃
ＲＣ１で該計数動作を停止するアップダウンカウンタ１
０１と、マックスミニマム信号＃ＲＣ１に基づきマンチ
ェスターコード（ＩＮＤＡＴＡ）と同一周期かつ同一デ
ューティ比の同期信号ＱＤ２を生成する同期信号生成手
段１０３と、アップダウンカウンタ１０１の計数出力Ｑ
Ｄ１および同期信号ＱＤ２に基づき、マンチェスターコ
ードの受信信号ＩＮＤＡＴＡを整形した信号ＯＵＴＤＡ
ＴＡを出力する出力手段１０４，１０５とを具備した構
成である。また、同期信号生成手段は、マックスミニマ
ム信号＃ＲＣ１に基づき一定値”０１１１B ”（添え字
Ｂは２進数であることを示す）をロードし、クロックＣ
Ｐで計数され、計数出力を同期信号ＱＤ２とするカウン
タ１０３であり、出力手段は、アップダウンカウンタ１
０１の計数出力ＱＤ１をデータ入力端子Ｄに入力し、同
期信号ＱＤ２をラッチ入力端子ＣＫに入力するフリップ
フロップ１０４と、同期信号ＱＤ２およびフリップフロ
ップ１０４の出力端子＃Ｑからの反転出力との排他的論
理和をとる排他的論理和ゲート１０５とを備えて構成さ
れている。尚、アップダウンカウンタ１０１およびカウ
ンタ１０３は、例えば「７４ＡＣ１６９」で実現され
る。まず、マンチェスターコードについて説明する。図
２は、データ伝送に用いるマンチェスターコードを説明
する説明図である。このマンチェスターコードは、ＮＲ
Ｚ符号２ビットで１ビットを形成するもので、デューテ
ィ比５０［％］のとき、前半が１の時は”１”を、前半
が０の時は”０”をそれぞれ表し、図中の矢印の幅が１
ビットのデータ幅を示す。次に、図３は、本実施形態の
信号整形回路の動作を説明するタイミングチャートであ
る。図３（ａ）は入力データ、図３（ｂ）はマンチェス
ターコードの受信信号ＩＮＤＡＴＡ、図３（ｃ）はアッ
プダウンカウンタ１０１の内容、図３（ｄ）はマックス
ミニマム信号＃ＲＣ１、図３（ｅ）はカウンタ１０３の
計数出力（同期信号）ＱＤ２、図３（ｆ）はフリップフ
ロップ１０４の出力＃Ｑ、図３（ｇ）は出力信号（整形
信号）ＯＵＴＤＡＴＡ、図３（ｈ）は出力データをそれ
ぞれ示す。まず、アップダウンカウンタ１０１は、マン
チェスターコードの受信信号ＩＮＤＡＴＡに基づいてア
ップカウント／ダウンカウント動作を行う。尚、カウン
トは、伝送レートの１６倍の周波数を持つクロックＣＰ
について行われる。また、アップダウンカウンタ１０１
では、カウント値のマックス値ＭＡＸおよびミニマム値
ＭＩＮでマックスミニマム信号＃ＲＣ１を出力しカウン
ト動作を停止する。このようなアップダウンカウンタ１
０１のアップカウント／ダウンカウントの切換入力端子
Ｕ／Ｄに、図３（ｂ）に示されるようなデューティ比５
０［％］のマンチェスターコードを入力すると、アップ
ダウンカウンタ１０１は、図３（ｃ）に示すように、マ
ックス値ＭＡＸおよびミニマム値ＭＩＮ間でカウントを
繰り返すだけになる。この時、マックスミニマム信号＃
ＲＣ１は、図３（ｄ）に示すように、ちょうどデータの
中央部で出力される。つまり、マンチェスターコード
が”Ｈ”の時にカウントアップ、”Ｌ”の時にカウント
ダウンが行われ、マックス値ＭＡＸおよびミニマム値Ｍ
ＩＮまでカウント動作が行われ、入力データ”０”の時
は、カウント値がＭＩＮからのカウントアップになり、
また入力データ”１”の時は、カウント値がＭＡＸから
のカウントダウンになる。また、同じ符号データが続
く”１，１”の場合にはＭＡＸのカウント値のままであ
り、”０，０”の場合にはＭＩＮのカウント値のままで
ある。そして、マックス値ＭＡＸおよびミニマム値ＭＩ
Ｎの位置に対応して、マンチェスターコードに同期した
マックスミニマム信号＃ＲＣ１が生成されている。カウ
ンタ１０３では、マックスミニマム信号＃ＲＣ１に基づ
き一定値”０１１１B ”をロードし、アップダウンカウ
ンタ１０１と同じクロックＣＰについてカウントする。
したがって、カウンタ１０３の計数出力端子ＱＤから
は、図３（ｅ）に示すように、マンチェスターコードと
同じ周期でデューティ比５０［％］の同期信号ＱＤ２が
出力されることとなる。次に、フリップフロップ１０４
では、アップダウンカウンタの計数出力ＱＤ１をデータ
入力として、該データ入力を同期信号ＱＤ２の立ち上が
りエッジでラッチする。したがって、フリップフロップ
１０４の反転出力＃Ｑは図３（ｆ）に示す如くなり、こ
の反転出力＃Ｑと同期信号ＱＤ２の排他的論理和を排他
的論理和ゲート１０５によってとることにより、整形さ
れた出力信号ＯＵＴＤＡＴＡが図３（ｇ）の如く得られ
ることとなる。以上のように、本実施形態の信号整形回
路では、従来のようにマンチェスターコードを一旦ＮＲ
Ｚ信号に戻すことなく、伝送レート（ビットレート）の
２分の１の遅延だけで信号波形を整形した出力を得るこ
とができ、リアルタイム性が要求されるＦＡ用などの通
信に対しても適用可能である。
【０００６】
【発明の効果】以上説明したように、本発明の信号整形
回路によれば、アップダウンカウンタにおいて、マンチ
ェスターコードの受信信号をアップカウント／ダウンカ
ウントの切換信号として所定周波数のクロックを計数す
ると、当該アップダウンカウンタの上限値および下限値
への計数がマンチェスターコードの受信信号と同じ周期
で生じることから自己のマックスミニマム信号としてマ
ンチェスターコードの受信信号と同期したクロックを得
ることができ、また同期信号生成手段において、マック
スミニマム信号に基づきマンチェスターコードと同一周
期かつ同一デューティ比の同期信号を生成し、出力手段
により、アップダウンカウンタの計数出力および同期信
号に基づき整形信号を生成するので、従来のようにマン
チェスターコードの受信信号をＮＺＲ信号に復調するこ
となく復調回路の中途信号から変調信号を獲得し、より
少ない回路部品点数でより遅延の少ない信号整形回路を
提供することができる。
回路によれば、アップダウンカウンタにおいて、マンチ
ェスターコードの受信信号をアップカウント／ダウンカ
ウントの切換信号として所定周波数のクロックを計数す
ると、当該アップダウンカウンタの上限値および下限値
への計数がマンチェスターコードの受信信号と同じ周期
で生じることから自己のマックスミニマム信号としてマ
ンチェスターコードの受信信号と同期したクロックを得
ることができ、また同期信号生成手段において、マック
スミニマム信号に基づきマンチェスターコードと同一周
期かつ同一デューティ比の同期信号を生成し、出力手段
により、アップダウンカウンタの計数出力および同期信
号に基づき整形信号を生成するので、従来のようにマン
チェスターコードの受信信号をＮＺＲ信号に復調するこ
となく復調回路の中途信号から変調信号を獲得し、より
少ない回路部品点数でより遅延の少ない信号整形回路を
提供することができる。
【図１】本発明の一実施形態に係る信号整形回路の回路
構成図である。
構成図である。
【図２】マンチェスターコードの説明図である。
【図３】実施形態の信号整形回路の動作を説明するタイ
ミングチャートである。
ミングチャートである。
１０１ アップダウンカウンタ １０２ ＮＯＴゲート １０３ カウンタ（同期信号生成手段） １０４ フリップフロップ １０５ 排他的論理和ゲート ＩＮＤＡＴＡ マンチェスターコードの受信信号（入力
データ） ＣＰ クロック ＃ＲＣ１ マックスミニマム信号 ＱＤ１ アップダウンカウンタの計数出力 ＱＤ２ カウンタの計数出力（同期信号） ＯＵＴＤＡＴＡ 出力信号（出力データ） ＶＣＣ 電源電位 ＧＮＤ 接地電位
データ） ＣＰ クロック ＃ＲＣ１ マックスミニマム信号 ＱＤ１ アップダウンカウンタの計数出力 ＱＤ２ カウンタの計数出力（同期信号） ＯＵＴＤＡＴＡ 出力信号（出力データ） ＶＣＣ 電源電位 ＧＮＤ 接地電位
Claims (2)
- 【請求項１】 マンチェスターコードの受信信号をアッ
プカウント／ダウンカウントの切換信号とし、所定周波
数のクロックを計数し、計数の上限値および下限値を示
す自己のマックスミニマム信号で該計数動作を停止する
アップダウンカウンタと、 前記マックスミニマム信号に基づき前記マンチェスター
コードと同一周期かつ同一デューティ比の同期信号を生
成する同期信号生成手段と、 前記アップダウンカウンタの計数出力および前記同期信
号に基づき、前記マンチェスターコードの受信信号を整
形した信号を出力する出力手段と、を有することを特徴
とする信号整形回路。 - 【請求項２】 前記同期信号生成手段は、前記マックス
ミニマム信号に基づき一定値をロードし、前記所定周波
数のクロックで計数され、計数出力を前記同期信号とす
るカウンタであり、 前記出力手段は、前記アップダウンカウンタの計数出力
をデータ入力とし、前記同期信号をラッチ入力とするフ
リップフロップと、前記同期信号および前記フリップフ
ロップの反転出力との排他的論理和をとる排他的論理和
ゲートと、を有することを特徴とする請求項１に記載の
信号整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20176797A JP3324638B2 (ja) | 1997-07-28 | 1997-07-28 | 信号整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20176797A JP3324638B2 (ja) | 1997-07-28 | 1997-07-28 | 信号整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146219A JPH1146219A (ja) | 1999-02-16 |
| JP3324638B2 true JP3324638B2 (ja) | 2002-09-17 |
Family
ID=16446610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20176797A Expired - Fee Related JP3324638B2 (ja) | 1997-07-28 | 1997-07-28 | 信号整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3324638B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6502090B2 (ja) * | 2014-12-26 | 2019-04-17 | 旭化成エレクトロニクス株式会社 | クロックデータ再生回路およびクロックデータ再生方法 |
-
1997
- 1997-07-28 JP JP20176797A patent/JP3324638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1146219A (ja) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI410791B (zh) | 用以傳送及接收複數個資料位元的裝置與方法 | |
| US8374571B2 (en) | Semiconductor integrated circuit and operating method thereof | |
| US20060198463A1 (en) | Device for converting a transmitted signal into a digital signal | |
| EP0282202A2 (en) | Preamble search and synchronizer circuit | |
| JPS63301624A (ja) | パルス列分周回路 | |
| US6389095B1 (en) | Divide-by-three circuit | |
| JP2002344308A (ja) | 奇数分周器とそれを用いた９０度移相器 | |
| JPH05236031A (ja) | データ伝送方式 | |
| US7898322B1 (en) | Demodulator for a low power radio receiver | |
| JPH05327788A (ja) | データ復調回路 | |
| JP3324638B2 (ja) | 信号整形回路 | |
| EP1487108A1 (en) | Frequency divider for RF transceiver | |
| US7705650B2 (en) | System and method for effectively implementing an IQ generator | |
| US8817933B2 (en) | Method and apparatus for clock data recovery from Manchester coded serial data stream | |
| KR100210497B1 (ko) | 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법 | |
| WO2002100058A1 (fr) | Circuit integre semi-conducteur et systeme de transmission de donnees | |
| KR100782791B1 (ko) | 디지털 변조 회로 | |
| JP2572984B2 (ja) | フェ−ズコヒレント復調器 | |
| TWI463813B (zh) | 半導體裝置 | |
| JP2017123584A (ja) | 無線送信装置及び無線送信方法 | |
| WO2018148864A1 (zh) | 一种时钟同步方法及设备 | |
| JP4072133B2 (ja) | トランシーバ | |
| JP3487228B2 (ja) | マンチェスタ符号化装置 | |
| JPH05135226A (ja) | 非接触型情報媒体 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130705 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |