KR960005102B1

KR960005102B1 - 배럴시프터

Info

Publication number: KR960005102B1
Application number: KR1019920024275A
Authority: KR
Inventors: 가즈유키 오모테
Original assignee: 가부시키가이샤 도시바; 사토 후미오; 도시바 마이크로 일렉트로닉스 가부시키가이샤; 오카모토 세이시
Priority date: 1991-12-16
Filing date: 1992-12-15
Publication date: 1996-04-20
Also published as: JPH05165602A; US5671166A; KR930015351A

Abstract

내용 없음.

Description

배럴시프터

제 1 도는 본 발명의 1실시예에 따른 배럴시프터의 구성을 나타낸 도면.

제 2 도는 제 1 도에 나타낸 배럴시프터에서의 시프트동작을 나타낸 도면.

제 3 도는 제 1 도에 나타낸 배럴시프터에서의 시프트동작을 나타낸 도면.

제 4 도는 본 발명이 적용된 16비트 배럴시프터의 구성을 나타낸 도면.

제 5 도는 제 4 도에 나타낸 배럴시프터에서의 시프트동작을 나타낸 도면.

제 6 도는 종래의 배럴시프터의 구성을 나타낸 도면.

제 7 도는 회전시프트동작의 일예를 나타낸 도면.

제 8 도는 제 6 도에 나타낸 배럴시프터에 있어서 회전시프트를 수행할 때의 데이터형식을 나타낸 도면.

제 9도는 제 6 도에 나타낸 배럴시프터에서의 회전시프트동작을 나타낸 도면.

제10도는 제 6 도에 나타낸 입력셀렉터의 조작예를 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 입력셀렉터 1L : 좌측 셀렉터

2R : 우측 셀렉터 2 : 셀어레이

2a~2e : 시프트셀 2aL~2eL : 좌측 시프트셀

2aR~2eR : 우측 시프트셀

[산업상의 이용분야]

본 발명은 데이터를 1번에 복수비트 시프트하는 배럴시프터에 관한 것으로, 특히 데이터를 소정의 형식으로 배열제어할 수 있도록 된 셀어레이를 구비한 배럴시프터에 관한 것이다.

[종래의 기술 및 그 문제점]

논리시프트, 산술시프트, 회전시프트 등의 시프트기능을 수행하는 종래의 배럴시프트(barrel shifter)로서는, 예컨대 제 6 도에 나타낸 바와 같이 구성된 것이 있다.

제 6 도에 나타낸 배럴시프터는, 외부로부터 인가되는 데이터(A)를 선택하여 유지하는 셀렉터(101)와, 데이터(A)와 외부로부터 인가되는 데이터(B)를 택일적으로 선택하여 유지하는 셀렉터(102), 셀렉터(102)에 의해 선택된 데이터(A) 또는 데이터(B)를 시프트의 종류에 대응하여 배열조정하기 위해 데이터(A) 또는 데이터(B)를 시프트처리하여 유지하는 셀렉터(103) 및, 셀렉터(101)에 유지된 데이터(A)와 셀렉터(103)에 의해 시프트되어 유지된 데이터(A) 또는 데이터(B)를 시프트수 제어신호에 따라 종속접속된 복수의 시프트셀에 의해 시프트하여 소망하는 시프트처리를 수행하는 셀어레이(104)로 구성되어 있다.

이와 같은 배럴시프터에 있어서, 예컨대 제 7 도에 나타낸 바와 같이 시프트 아웃 데이터가 시프트인 데이터로 되는 회전 시프트를 실행하는 경우에는, 예컨대 제 8 도에 나타낸 바와 같이 데이터를 배열조정하여 셀어레이(104)에 입력시킬 필요가 있다.

제 8 도는 32비트의 배럴시프터에 있어서, 회전시프트하려고 하는 데이터(A)의 데이터 크기가 32비트 길이, 16비트 길이, 8비트 길이인 경우의 각각의 데이터(A)의 배열을 나타내고 있다. 이와 같이 배열된 예컨대 16비트 길이의 데이터(A)가 제 6 도에 나타낸 배럴시프터에 의해 예컨대 좌측으로 6비트 회전시프트되면, 제 9 도에 나타낸 바와 같이 셀렉터(101)에 유지된 데이터(A)의 하위 10비트가 상위측으로 시프트되고, 셀렉터(103)에 유지된 데이터(A)의 상위 6비트가 상위측으로 시프트된 10비트의 데이터(A)에 연결됨으로써 16비트의 유효데이터로서 시프트아웃되어 회전시프트가 수행된다.

이와 같이 하여 회전시프트처리를 제 6 도에 나타낸 배럴시프터에서 실행하는 경우에는, 제 8 도에 나타낸 바와 같은 데이터의 배열조정이 필요로 되는데, 이와 같이 배열조정된 데이터를 얻는 데에는 셀렉터(103)를 조작하여 데이터를 배열조정하는 방법과, 외부에서 배열조정된 데이터를 셀렉터(102)에 입력하는 방법의 2종류의 방법이 있다.

상기 셀렉터(103)를 조작하는 방법은 제10도에 나타낸 바와 같은 방법인 바, 데이터(A)가 32비트 길이인 경우에는 셀렉터(102)에서 선택된 데이터(A)가 그대로 셀어레이(104)에 입력되도록 셀렉터(103)를 조작하고, 데이터(A)가 16비트 길이인 경우에는 셀렉터(102)에서 선택된 데이터(A)가 좌측 방향으로 16비트 시프트되어 셀어레이(104)에 입력되도록 셀렉터(103)를 조작하며, 데이터(A)가 8비트 길이인 경우에는 셀렉터(102)에서 선택된 데이터(A)가 좌측 방향으로 24비트 시프트되어 셀어레이(104)에 입력되도록 셀렉터(103)를 조작한다.

그러나, 이와 같은 방법에 있어서는, 우선 데이터를 배열조정하는 셀렉터(103)가 필요하게 되어 배럴시프터를 집적화하는 경우에 점유면적의 증가를 초래하게 된다. 또, 회전시프트되는 데이터가 셀렉터(103)를 통과하는 시간이 회전시프트처리에서의 처리시간에 포함되게 되어 고속처리의 장해로 된다. 더욱이, 셀렉터(103)는 회전시프트하려고 하는 데이터의 데이터 크기에 따라 시프트량을 제어하지 않으면 안되기 때문에 제어가 복잡해진다.

상술한 바와 같이, 제 6 도에 나타낸 종래의 배럴시프터에 있어서는, 회전시프트처리를 수행하는 경우에 데이터의 배열조정이 필요하게 되고, 배열조정을 위한 구성이 셀어레이의 외부에 설치되어 있었다. 이 때문에, 구성의 대형화 및 배열조정이 복잡화되는 결함이 초래함과 더불어 처리속도의 향상을 곤란하게 하고 있었다.

[발명의 목적]

본 발명은 상기한 점을 감안하여 발명된 것으로, 구성의 소형화와 시프트처리에서의 데이터 배열조정의 간단화 및 처리속도의 향상을 도모할 수 있도록 된 배럴시프터를 제공함에 그 목적이 있다.

[발명의 구성]

상기한 목적을 달성하기 위해 본 발명은, 제 1 시프트 제어신호에 따라 입력 데이터를 소정량 시프트하는 제 1 시프트부와, 이 제 1 시프트부에 연결되어 제 2 시프트 제어신호에 따라 상기 제 1 시프트부와 독립적으로 입력데이터를 소정량 시프트하고 시프트아웃되는 데이터를 상기 제 1 시프트부에 시프트인하는 제 2 시프트부로 이루어진 시프트셀을 적어도 1개 이상 포함하는 시프트셀이 종속접속되어 입력데이터를 복수비트 시프트하는 셀어레이를 구비하여 구성된 것을 특징으로 한다.

[작용]

상기와 같이 구성된 본 발명은, 제 1 시프트부와 제 2 시프트부를 각각 독립적으로 시프트제어함으로써, 데이터를 셀어레이내에서 소정의 시프트동작에 적응한 형식으로 배열하도록 하고 있다.

[실시예]

이하, 예시도면을 참조하여 본 발명의 다른 실시예를 상세히 설명한다.

제 1 도는 본 발명의 1실시예에 따른 배럴시프터의 구성을 나타낸 도면이다.

제 1 도에 있어서, 배럴시프터는 입력셀렉터(1)와 셀어레이(2)를 구비하여 구성되어 있다.

입력셀렉터(1)는 셀렉터(1L)와 셀렉터(1R)로 구성되어 있다. 셀렉터(1L)는 외부로부터 인가되는 n비트의 데이터(A)를 유지하고, 유지된 데이터(A)를 셀어레이(2)에 인가한다. 그리고, 셀렉터(1R)는 n비트의 데이터(A) 또는 데이터(A)와 마찬가지로 외부로부터 인가되는 n비트의 데이터(B)를 택일적으로 선택하여 유지하고, 유지된 데이터(A) 또는 데이터(B)를 셀어레이(2)에 인가한다.

셀어레이(2)는, 데이터(A) 또는 데이터(B)의 비트길이에 따른 복수의 시프트셀(2,2,2,…)이 종속접속되어 있다. 각각의 시프트셀(2a,2b,2c,…)은 좌측 시프트셀(2aL,2bL,2cL,…)과 우측 시프트셀(2aR,2bR,2cR,…)로 구성되고, 각각의 시프트셀은 전단의 시프트셀의 데이터를 선택함으로써 데이터를 시프트하는 셀렉터군에 의해 구성되어 있다.

제 1 단계의 시프트셀(2a)은, 그 좌측 시프트셀(2aL)과 우측 시프트셀(2aR)이 각각 다른 시프트 제어신호(aL,aR)에 따라 각각 독립적으로 시프트동작을 수행한다. 시프트셀(2a)의 좌측 시프트셀(2aL)은 시프트 제어신호(aL)가 시프트를 지령하고 있는 경우에는 입력셀렉터(1)에서의 셀렉터(1L)에 유지된 데이터의 상위측의 (n/2)비트째로부터 (n-1)비트째가지의 n/2비트의 데이터와, 셀렉터(1R)에 유지된 데이터의 하위측의 n비트째로부터 (n-1)+n/2비트째까지의 n/2비트의 데이터를 선택하여 유지함으로써 n/2비트의 시프트동작을 수행한다. 한편, 시프트 제어신호(aL)가 시프트를 지령하고 있지 않은 경우에는, 셀렉터(1L)에 유지된 n비트의 데이터(A)를 선택하여 유지하고, 시프트동작을 수행하지 않는다.

이에 대해, 제 1 단계의 시프트셀(2a)의 우측 시프트셀(2aR)은 시프트 제어신호(aR)가 시프트를 지령하고 있는 경우에는, 입력셀렉터(1)에서의 셀렉터(1R)에 유지된 데이터중 상위측의 3n/2비트째부터 (2n-1)비트째까지의 n/2비트의 데이터를 선택하여 유지함으로써 n/2비트의 시프트동작을 수행한다. 한편, 시프트 제어신호(aR)가 시프트를 지령하고 있지 않은 경우에는, 셀렉터(1R)에 유지된 데이터중 하위측의 n비트째부터 (n-1)+n/2비트째까지의 n/2비트의 데이터를 선택하여 유지하고, 시프트동작을 수행하지 않는다.

상기 시프트셀(2b,2c,…)은 대응하는 시프트 제어신호(bL,bR,cL,cR,…)에 따라 시프트셀(2a)과 마찬가지의 동작에 의해 전단의 시프트셀에 유지된 데이터가 n/4비트, n/8비트, …의 시프트동작을 수행하거나 또는 시프트동작을 수행하지 않는다.

또한, 처리되는 데이터(A,B)의 비트길이에 대응하여 각각의 시프트셀의 좌측 시프트셀과 우측 시프트셀을 독립적으로 시프트동작시키지 않고, 연동하여 동일 비트수만큼 시프트시키는 경우에는, 각각의 시프트 제어신호가 좌측 시프트셀과 우측 시프트셀에 대해 공통화된다.

이와 같은 구성에 있어서, 예컨대 32비트의 배럴시프터를 구축하여 16비트 길이의 데이터를 회전시프트하는 경우에는, 제 2 도에 나타낸 바와 같이 입력셀렉터(1)의 각각의 셀렉터(1L,1R)는 회전시프트하려고 하는 16비트 길이의 데이터(A)를 선택하여 유지하고, 제 1 단째의 시프트셀(2a)중 좌측 시프트셀(2aL)은 셀렉터(1L)의 데이터를 시프트하지 않고 유지하며, 우측 시프트셀(2aR)은 셀렉터(1R)이 데이터를 16비트 시프트하여 유지한다. 이에 따라, 시프트셀(2a)에서 16비트의 데이터(A)가 연속하여 배열되게 된다. 즉, 좌측 시프트셀(2aL)과 우측 시프트셀(2aR)을 각각 독립적으로 시프트동작을 제어함으로써 제10(b)도에 나타낸 바와 같이 데이터(A)가 배열되기 때문에, 이와 같이 배열된 데이터(A)를 다음 단 이후의 시프트셀의 좌측 및 우측 시프트셀을 연동하여 시프트제어함으로써, 예컨대 제 9 도에 나타낸 바와 같은 회전시프트동작을 수행하는 것이 가능하게 된다.

이와 같은 회전시프트동작에 있어서, 종래의 배럴시프터에 있어서는 16비트의 데이터가 제 2 도의 시프트셀(2a)에 나타낸 상태, 즉 16비트의 데이터(A)가 2개 연속하여 배열된 상태에서 셀어레이(2)의 제 1 단째의 시프트셀(2a)에 인가되기 때문에 제 1 단째의 시프트셀(2a)에서는 시프트동작이 수행되지 않았다.

이에 대해, 본 발명에 따른 상기 실시예에서는, 종래에는 시프트동작을 수행하지 않은 시프트셀에 있어서 각각 독립적으로 시프트동작을 수행함으로써, 데이터를 연속하여 배열시키는 것을 특징으로 하고 있다. 따라서, 데이터를 배열조정하기 위한 구성을 설치할 필요는 없게 된다. 또, 종래 구성에 있어서도 셀어레이로서 설치된 모든 시프트셀은 시프트동작을 수행하지 않는 경우라도 데이터가 통과하기 때문에, 데이터가 셀어레이를 통과하는 시간은 각각의 셀어레이의 좌측과 우측 시프트셀을 독립적으로 시프트제어하는 경우에 있어서도 종래와 마찬가지로 된다. 따라서, 본 발명에서는 데이터를 배열하기 위한 구성, 즉 종래 구성에 있어서는 제 6 도에 나타낸 셀렉터(103)에 상당하는 구성을 통과하는 동작시간이 불필요하기 때문에, 배럴시프터 전체의 동작시간이 단축된다.

한편, 32비트의 배럴시프터에 있어서, 8비트 길이의 데이터를 회전시프트하는 경우에는 제 3 도에 나타낸 바와 같이 입력셀렉터(1)의 각각의 셀렉터(1L,1R)는 8비트 길이의 데이터(A)를 선택하여 유지하고, 제 1 단째의 시프트셀(2a) 및 제 2 단째의 시프트셀(2b)의 좌측 시프트셀은 각각 데이터(A)를 시프트하지 않고 유지한다. 이에 대해, 제 1 단째의 시프트셀(2a)의 우측 시프트셀(2aR)은 입력셀렉터(1R)에 유지된 데이터(A)를 16비트 시프트하고, 제 2 단째의 시프트셀(2bR)은 제 1 단째의 시프트셀(2aR)에 유지된 데이터(A)를 8비트 시프트하여 유지한다.

이와 같은 시프트동작에 의해, 시프트셀(2b)에 8비트의 데이터(A)가 2개 연속하여 배열되어 제10(c)도에 나타낸 데이터의 배열형식이 얻어지고, 이와 같이 배열된 데이터를 제 3 단째 이후의 시프트셀에 의해 시프트함으로써 데이터(A)를 회전시프트하는 것이 가능하게 된다.

다음에, 본 발명을 16비트의 배럴시프터에 적용한 실시예를 설명한다.

제 4 도는 본 발명을 적용한 16비트의 배럴시프터의 구성을 나타낸 도면이다. 제 4 도에 있어서, 배럴시프터는 입력셀렉터(1)와 5개의 시프트셀(2a~2e)이 종속접속되어 이루어진 셀어레이(2)로 구성되고, 각각의 시프트셀(2a~2e)은 8비트 시프트, 4비트 시프트, 2비트 시프트, 1비트 시프트, 1비트 시프트하는 시프트셀이다.

이와 같은 5개의 시프트셀에 있어서, 제 1 단째의 시프트셀(2a)의 좌측 시프트셀(2aL)과 우측 시프트셀(2aR)은 각각 대응하는 시프트 제어신호(SHF8L,SHF8R)에 따라 각각 독립적으로 시프트제어된다. 한편, 제 2 단째 이후의 시프트셀(2b~2e)은 각각 공통의 시프트 제어신호에 의해 동기되어 시프트제어된다.

제 1 단째의 시프트셀(2a)에 있어서, 회전시프트하려고 하는 데이터(A)의 비트길이(유호데이터 길이)에 대해 각각의 제어신호(SHE8L,SHE8R)는 표 1에 나타낸 바와 같이 각각의 시프트셀(2aL,2aR)에 인가된다.

[표 1]

이와 같은 구성에 있어서, 예컨대 8비트 길이의 데이터(A)를 회전시프트하는 경우에는, 8비트 길이의 데이터(A)가 일정셀렉터(1)의 셀렉터(1R)에 의해 선택되어 데이터(A)는 제 5 도에 나타낸 바와 같이 각각의 셀렉터(1L,1R)에 유지된다.

이와 같은 상태에 있어서, 각각의 시프트 제어신호(SHF8L,SHF8R)가 표 1에 나타낸 바와 같이 인액티브상태에서 각각 대응하는 시프트셀(2aL,2aR)에 인가되면, 셀렉터(1L)에 유지된 데이터(A)는 시프트되지 않고 좌측 시프트셀(2aL)에 유지되며, 셀렉터(1R)에 유지된 데이터(A)는 우측 시프트셀(2aR)에 의해 8비트 시프트되어 유지된다. 이에 따라, 2개의 데이터(A)는 시프트셀(2a)에서 연속하여 배열된다. 이와 같이, 배열된 데이터(A)는 제 2 단째 이후의 시프트셀(2b~2e)에 의해 1비트~8비트의 시프트동작이 수행되어 시프트 제어신호에 의해 지령된 시프트량의 회전시프트가 실행된다.

이와 같이, 제 1 단째의 시프트셀(2a)의 좌측 시프트셀(2aL)과 우측 시프트셀(2aR)을 독립적으로 시프트 제어함으로써 제 1 단째의 시프트셀(2a)에서 데이터를 회전동작에 적응한 형식으로 배열하는 것이 가능하게 된다.

이에 따라, 전술한 바와 같이 데이터를 배열하기 위한 셀렉터 및 이 셀렉터를 데이터가 통과하기 위한 동작시간이 불필요하게 되어 구성의 소형화 및 동작속도의 고속화를 도모할 수 있게 된다. 따라서, 집적화하는 경우에는 점유면적을 삭감할 수 있게 된다.

또, 1개의 시프트셀에 시프트 제어신호를 인가하고 있던 종래 구성에 비해, 본 발명은 각각 별도로 시프트 제어신호를 인가할 뿐이고, 시프트셀의 시프트동작은 인가되는 1개의 시프트 제어신호에 따라 수행되면 되기 때문에, 시프트제어가 복잡해지지 않게 된다. 이에 대해, 종래 구성에 있어서는 입력셀렉터에 있어서 회전시프트하려고 하는 데이터의 비트길이에 따라 복수의 시프트량의 시프트동작을 수행하지 않으면 안되기 때문에 데이터를 배열하는 입력셀렉터의 시프트동작이 복잡해졌다. 따라서, 본 발명에 있어서는 이와 같은 복수의 시프트동작이 요구되는 입력셀렉터를 필요로 하지 않기 때문에, 배럴시프트 전체로서의 시프트제어를 간단화하는 것이 가능하게 된다.

또한, 본 발명은 상술한 실시예에 한정되지 않고, 예컨대 데이터의 회전시프트 외에 2중시프트에 있어서도 마찬가지로 유효하다. 또, 셀어레이를 구성하는 각각의 시프트셀을 시프트가능한 비트수가 큰 순서로 제 1 단째로부터 차례로 배치하여 종속접속할 필요는 없고, 데이터의 비트길이에 따라 단수(段數)의 시프트셀을 임의의 순서로 배치하면 되는데, 예컨대 제 4 도에 나타낸 16비트의 배럴시프터에 있어서 제 1 단째에 1비트의 시프트를 수행하는 시프트셀을 배치하도록 해도 된다.

한편, 본원 청구범위의 각 구성요소에 병기된 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 각각 독립적으로 시프트제어되는 2개의 시프트부를 연결하여 이루어진 시프트셀을 포함하는 시프트셀군에 의해 셀어레이를 구성하도록 하였기 때문에, 셀어레이내에 있어서 데이터를 소정의 시프트동작을 적응한 형식으로 배열하는 것이 가능하게 된다.

이에 따라, 데이터를 배열하기 위한 전용의 구성이 불필요하게 되어 구성을 소형으로 할 수 있게 됨과 더불어 불필요하게 되는 구성의 동작시간만큼 시프트처리의 처리시간이 단축되어 처리속도를 향상시킬 수 있게 된다. 또, 데이터의 배열처리는 셀어레이의 시프트셀에 의해 수행되기 때문에, 배열처리를 용이하게 수행하는 것이 가능하게 된다.

Claims

n비트의 제 1 입력데이터를 유지하도록 구성된 제 1 데이터 셀렉터(1L)와, n비트의 제 2 입력데이터를 유지하도록 구성된 제 2 데이터 셀렉터(1R) 및, 직렬배열로 접속되어 복수의 시프트량중 하나의 시프트동작을 수행하도록 구성된 복수의 시프터(2a,2b,2c,2d,2e)를 구비하여 구성되고, 상기 복수의 시프터는 상기 제1 및 제 2 데이터 셀렉터에 직접 접속되어 제1 및 제 2 입력데이터를 수신하도록 구성된 상부 시프터(2a)를 포함하며, 상기 복수의 시프터의 나머지는 각각 상기 복수의 시프터량중 하나에 대응하는 각각의 시프트 제어신호에 따라 데이터가 수신되는 상기 직렬배열에 있어서 상기 복수의 시프터중 전단의 시프터의 비트위치를 선택함으로써 필요한 시프트동작을 수행하고, 상기 상부 시프터는 그 상부 시프터를 제어하기 위한 상기 각각의 시프트 제어신호에 따라 제1, 제2 및 제 3 모드중 하나로 동작하며, 제 1 모드에서는 상기 제 1 입력데이터의 최하위 n/2비트를 상기 제 1 출력데이터의 최상위 n/2비트로서 출력하고 상기 제 2 입력데이터의 n비트를 상기 제 1 출력데이터의 최하위 n비트로서 출력하며, 제 2 모드에서는 상기 제 1 입력데이터의 n비트를 상기 제 1 출력데이터의 최상위 n비트로서 출력하고 상기 제 2 입력데이터의 최상위 n/2비트를 상기 제 1 출력데이터의 최하위 n/2비트로서 출력하며, 제 3 모드에서는 상기 제 1 입력데이터의 n비트를 상기 제 1 출력데이터의 최상위 n비트로서 출력하고 상기 제 2 입력데이터의 최하위 n/2비트를 상기 제 1 출력데이터의 최하위 n/2비트로서 출력하도록 3n/2비트의 제 1 출력데이터를 출력하는 것을 특징으로 하는 배럴시프터.
제 1 항에 있어서, 상기 상부 시프터를 제어하기 위한 상기 각각의 시프트 제어신호는, 각각이 ON 또는 OFF 가능한 우측 시프트 제어신호 및 좌측 시프트 제어신호를 포함하는 것을 특징으로 하는 배럴시프터.
제 2 항에 있어서, 상기 상부 시프터는, 상기 상부 시프터를 제어하기 위한 각각의 좌측 시프트 제어신호가 ON이고 상기 상부 시프터를 제어하기 위한 각각의 우측 시프트 제어신호가 ON일 때에 상기 제 1 모드로 되고, 상기 상부 시프터를 제어하기 위한 각각의 좌측 시프트 제어신호가 OFF이고 상기 상부 시프터를 제어하기 위한 각각의 우측 시프트 제어신호가 OFF일 때에 상기 제 2 모드로 되며, 상기 상부 시프터를 제어하기 위한 각각의 좌측 시프트 제어신호가 OFF이고 상기 상부 시프터를 제어하기 위한 각각의 우측 시프트 제어신호가 ON일 때에 상기 제 3 모드로 되는 것을 특징으로 하는 배럴시프터.
제 1 항에 있어서, 상기 복수의 시프터는, 상기 상부 시프터에 직접 접속되어 상기 제 1 출력데이터에 n/4비트보다 크거나 같고 n/2비트보타 작은 제 1 시프트량을 제공하도록 구성되고, 그 결과로서 제 2 출력데이터를 출력하는 제 1 시프터(2b)와, 상기 제 1 시프터에 직접 접속되어 상기 제 2 출력데이터에 n/8비트보다 크거나 같고 n/4비트보다 작은 제 2 시프트량을 제공하도록 구성되고, 그 결과로서 제 3 출력데이터를 출력하는 제 2 시프터(2c)와, 상기 제 2 시프터에 직접 접속되어 상기 제 3 출력데이터에 n/16비트보다 크거나 같고 n/8비트보다 작은 제 3 시프트량을 제공하도록 구성되고, 그 결과로서 제 4 출력데이터를 출력하는 제 3 시프터(2d) 및, 상기 제 3 시프터에 직접 접속되어 상기 제 4 출력데이터에 n/16비트보다 크거나 같고 n/8비트보다 작은 제 4 시프트량을 제공하도록 구성되고, 그 결과로서 제 5 출력데이터를 출력하는 제 4 시프터(2e)를 더 구비하여 구성되며, 상기 제 1 시프터에 의해 제공되는 상기 제 1 시프트량의 양은 상기 제 1 시프터에 의해 수신된 상기 각각의 시프트 제어신호에 기초를 두고, 상기 제 2 시프터에 의해 제공되는 상기 제 2 시프트량의 양은 상기 제 2 시프터에 의해 수신된 상기 각각의 시프트 제어신호에 기초를 두며, 상기 제 3 시프터에 의해 제공되는 상기 제 3 시프트량의 양은 상기 제 3 시프터에 의해 수신된 상기 각각의 시프트 제어신호에 기초를 두고, 상기 제 4 시프터에 의해 제공되는 상기 제 4 시프트량의 양은 상기 제 4 시프터에 의해 수신된 상기 각각의 시프트 제어신호에 기초를 둔 것을 특징으로 하는 배럴시프터.
제 4 항에 있어서, 상기 상부 시프터 및 상기 제1~제 4 시프터를 제어하기 위한 상기 각각의 시프트 제어신호는, 각각이 ON 또는 OFF 가능한 우측 시프트 제어신호 및 좌측 시프트 제어신호를 포함하는 것을 특징으로 하는 배럴시프터.
제 5 항에 있어서, 상기 상부 시프터는, 상기 상부 시프터를 제어하기 위한 각각의 좌측 시프트 제어신호가 ON이고 상기 상부 시프터를 제어하기 위한 각각의 우측 시프트 제어신호가 ON일 때에 상기 제 1 모드로 되고, 상기 상부 시프터를 제어하기 위한 각각의 좌측 시프트 제어신호가 OFF이고 상기 상부 시프터를 제어하기 위한 각각의 우측 시프트 제어신호가 OFF일 때에 상기 제 2 모드로 되며, 상기 상부 시프터를 제어하기 위한 각각의 좌측 시프트 제어신호가 OFF이고 상기 상부 시프터를 제어하기 위한 각각의 우측시프트 제어신호가 ON일 때에 상기 제 3 모드로 되는 것을 특징으로 하는 배럴시프터.